| 件編號 |
專利名稱 |
專利狀態 |
國別 |
專利類型 |
申請號 |
專利證號 |
專利迄期 |
參考價 |
所有權人 |
授權性質 |
專利摘要 |
| S98ZKA0167 |
形成二氧化鈦膜之方法 |
獲證 |
TW |
發明 |
87116110 |
117583 |
2018/9/27 |
690,000 |
Nuvoton |
讓與 |
本案提出一種在一元件上形成一二氧化鈦膜之方法，其步驟包括:提供一含鈦物質，加入一酸性物質於該含鈦物質中以形成一混合物，以及將該元件置於該混合物中以形成該二氧化鈦膜於其上。本案之方法不僅可增加二氧化鈦膜的折射率，也可加速其成長速率和提昇其穩定度。 |
| S98ZKA0168 |
形成二氧化鈦膜之方法追加（一） |
申請中 |
TWCIP(I) |
發明 |
87116110A01 |
|
2018/9/27 |
790,000 |
Nuvoton |
讓與 |
A method for forming a titanium dioxide layer is disclosed. The method
includes the steps of providing a titanium-containing material, adding
hydrogen chloride and nitric acid to the titanium-containing material to
form a mixture, and exposing the device to the mixture to form the
titanium dioxide layer thereon. Not only can the refractive index of the
titanium dioxide layer formed by this method be increased, but also its
growth rate and stability will be enhanced to be applied in the production
line. Such a method can be applied for forming a titanium dioxide layer on
a semiconductor device, a silicon substrate, an integrated circuit, a
photoelectric device, etc. |
| S98ZKA0169 |
METHOD FOR FORMING A TITANIUM DIOXIDE LAYER |
獲證 |
US |
發明 |
09/306080 |
6238965B1 |
2019/5/5 |
640,000 |
Nuvoton |
讓與 |
A method for forming a titanium dioxide layer is disclosed. The method
includes the steps of providing a titanium-containing material, adding an
acid substance to the titanium-containing material to form a mixture, and
exposing the device to the mixture to form the titanium dioxide layer
thereon. Such a method can be applied for forming a titanium dioxide layer on a semiconductor device, a silicon substrate, an integrated circuit, a photoelectric device, etc. |
| S98ZKA0170 |
METHOD FOR FORMING A TITANIUM DIOXIDE LAYER |
獲證 |
USCIP(I) |
發明 |
09/366820 |
6251803B1 |
2019/8/4 |
790,000 |
Nuvoton |
讓與 |
A method for forming a titanium dioxide layer is disclosed. The method
includes the steps of providing a titanium-containing material, adding
hydrogen chloride and nitric acid to the titanium-containing material to
form a mixture, and exposing the device to the mixture to form the
titanium dioxide layer thereon. Not only can the refractive index of the
titanium dioxide layer formed by this method be increased, but also its
growth rate and stability will be enhanced to be applied in the production
line. Such a method can be applied for forming a titanium dioxide layer on
a semiconductor device, a silicon substrate, an integrated circuit, a
photoelectric device, etc. |
| S98ZKA0171 |
TITANIUM DIOXIDE LAYER SERVING AS A MASK AND ITS REMOVED METHOD |
獲證 |
USCIP(II) |
發明 |
09/842465 |
6482751 |
2021/4/26 |
770,000 |
Nuvoton |
讓與 |
A titanium dioxide layer serving as a mask used in a manufacturing process of integrated circuit and its removed method are disclosed. The method includes the steps of forming a titanium dioxide layer on the integrated circuit device to serve as a mask, and using an etchant to selectively remove the titanium dioxide layer. The titanium dioxide layer is formed by the steps of providing a titanium-containing material, adding an acid substance to the titanium-containing material to form a mixture, and
exposing the integrated circuit device to the mixture to form the titanium
dioxide layer thereon. |
| S98ZKA0172 |
以積體電路技術製造之三維電感器結構 |
獲證 |
TW |
發明 |
88105760 |
124084 |
2019/4/11 |
560,000 |
Nuvoton |
讓與 |
本發明係提供一種以一傳統積體電路技術所製造的三維電感器結構(three-dimension inductor structure)。該三維電感器結構的磁場方向係與採用該電感器之積體電路的基材之正向方向互相垂直，因此，該三維電感器結構所引發之電磁干擾對在同一積體電路內之其他元件影響輕微。該三維電感器結構包括一N匝線圈。該N匝線圈內之每一匝線圈皆包括一第一階層金屬線、一第二階層金屬線以及一第三階層金屬線。該三階層金屬線係藉由隔離層(isolating layers)來達成互相隔離。兩鄰近階層之金屬線係經由兩者之間的隔離層內之介層窗插塞(viaplugs)來連接。整體線圈係籍由將第N匝線圈之第二階層金屬線與第(N+l)匝線圈之第三階層全屬線連接來完成。當一射頻(radio frequency)應用積體電路採用該三維電感結構時，其將可達到一良好之積集度(integration)。本發明之電感器結構亦具有高特性因數(quality factor)及高電感(inductance)之優點。 |
| S98ZKA0173 |
THREE-DIMENSION INDUCTOR STRUCTURE IN INTEGRATED CIRCUIT TECHNOLOGY |
獲證 |
US |
發明 |
09/285029 |
6037649 |
2019/3/31 |
640,000 |
Nuvoton |
讓與 |
A three-dimension inductor structure formed in a conventional integrated
circuit technology has a direction of magnetic field perpendicular to the
normal direction of the substrate of an applied integrated circuit. Due to
the direction of the magnetic field, the electromagnetic interference
induced by the three-dimension inductor structure affects other components in the same integrated circuit slightly. The three-dimension inductor structure includes an N-turn coil. Each turn coil in the N-turn coil
includes a first-level metal line, a second-level metal line and
third-level metal line. The three levels of metal lines are separated from
one another by isolating layers. Two nearby levels of metal lines are
connected through via plugs in the isolating layers between them. The
integral coil is accomplished by connecting the second-level metal line of
the Nth turn coil to the third-level metal line of the (N+1)th turn coil. ... |
| S98ZKA0174 |
作為罩幕材料之二氧化鈦膜及其移除方法 |
獲證 |
TW |
發明 |
88105243 |
160419 |
2019/3/31 |
670,000 |
Nuvoton |
讓與 |
本案提出一種作為罩幕(mask)材料之二氧化鈇膜及其移除方法。該二氧化鈦膜可應用於積體電路製程中，作為罩幕的材料。該二氧化鈦膜之形成方法包括將一含鈦物質和一酸性物質混合後，再將一洗淨之積體電路元件後置於其中以形成該二氧化鈦膜於該積體電路元件之上而作為罩幕之用，並且可藉由一含磷物質來選擇性移除該二氧化鈦膜。 |
| S98ZKA0175 |
鈦酸鋇薄膜之生長方法 |
獲證 |
TW |
發明 |
88111915 |
198005 |
2019/7/13 |
580,000 |
Nuvoton |
讓與 |
本發明乃揭示一種鈦酸鋇薄膜之生長方法，其特徵主要是利用藉由摻混硝酸鋇水溶液與六氟鈦酸水溶液，產生鈦酸鋇溶液，然後再加入硼酸水溶液，形成鈦酸鋇薄膜生長液，利用此生長液便可於低溫環境中成長具有高介電係數、低漏電流和耐崩潰等電特性之鈦酸鋇介電材料層。 |
| S98ZKA0176 |
METHOD FOR GROWING A BARIUM TITANATE LAYER |
獲證 |
US |
發明 |
09/427109 |
6524970 |
2019/10/25 |
660,000 |
Nuvoton |
讓與 |
This invention disclose a method for growing a barium titanate layer by
means of liquid phase deposition (LPD), which characterizes by low cost,
low-temperature growth, and easily practice. This novel method for growing a barium titanate characterizes by mixing a barium nitrate solution and hexafluorotitanic acid solution to produce a barium titanate solution.Next, a boric acid solution is added to the barium titanate solution to prepare a barium titanate growth solution. Then a substrate, such as a wafer, ready to grow a barium titanate layer thereon is dipped in this growth solution for a period of time at a suitable temperature.
Thereafter, a barium titanate dielectric layer with the properties of high
dielectric constant, low leakage current and breakdown resistant can be
formed on the substrate. |
| S98ZKA0177 |
具有高電感性和高品質因子的多層螺旋電感器結構 |
獲證 |
CN |
發明 |
1112320.6 |
188351 |
2021/3/28 |
550,000 |
Nuvoton |
讓與 |
本發明係提供一種多層積體電路技術所製造的高電感性和高品質因子的多層螺旋電感器結構。該電感器結構係藉由反射與旋轉變換而產生每層螺旋圖形相對於相鄰下一層螺旋線圈圖形有旋轉角度。上層螺旋線圈的一端係藉由介層窗插塞(via plugs)與下層螺旋線圈的一端相連接。每層螺旋線圈的連接方式可依循一組螺旋線圈連接碼-----下層螺旋線圈的邊緣端連接中層螺旋線圈的邊緣端而中層螺旋線圈的中心端連接上層螺旋線圈的中心端。因此，電流在每層螺旋線圈內流動方向是保持相同方向。由於每層螺旋線圈是串聯連接且有相同電流方向設計，所以整體線圈的電感性是來自每層螺旋線圈電感貢獻相加總和。該電感器結構具有愈多層螺旋線圈亦具有更高電感性(inductance)。 |
| S98ZKA0178 |
具有高電感性和高品質因子的多層螺旋電感器結構 |
獲證 |
TW |
發明 |
89120278 |
167875 |
2020/9/28 |
490,000 |
Nuvoton |
讓與 |
本發明係提供一種多層積體電路技術所製造的高電感性和高品質因子的多層螺旋電感器結構。該電感器結構係藉由反射與旋轉變換而產生每層螺旋圖形相對於相鄰下一層螺旋線圈圖形有旋轉角度。上層螺旋線圈的一端係藉由介層窗插塞(via plugs)與下層螺旋線圈的一端相連接。每層螺旋線圈的連接方式可依循一組螺旋線圈連接碼-----下層螺旋線圈的邊緣端連接中層螺旋線圈的邊緣端而中層螺旋線圈的中心端連接上層螺旋線圈的中心端。因此，電流在每層螺旋線圈內流動方向是保持相同方向。由於每層螺旋線圈是串聯連接且有相同電流方向設計，所以整體線圈的電感性是來自每層螺旋線圈電感貢獻相加總和。該電感器結構具有愈多層螺旋線圈亦具有更高電感性(inductance)。 |
| S98ZKA0179 |
MULTI-LEVEL SPIRAL INDUCTOR STRUCTOR HAVING HIGH INDUCTANCE (L) AND HIGH QUALITY FACTOR (Q) |
獲證 |
US |
發明 |
09/679092 |
6420773 |
2020/10/3 |
570,000 |
Nuvoton |
讓與 |
A high inductance and high-Q inductor structure formed using multilevel
interconnect technology with deep trench has the same current flow
direction in each spiral coil pattern. The inductor uses reflection and
rotation transformation to generate each spiral coil pattern and
neighboring spiral coil pattern relatively rotates with respect to the
lower spiral coil pattern. Each spiral coil connection follows the
connection code of edge end to edge end and central end to central end
through via plugs. Each spiral coil is connected in series and total
inductance results from summation of each spiral coil pattern. |
| S98ZKA0180 |
金屬-絕緣物-金屬電容的積體電路裝置及其製作方法 |
獲證 |
CN |
發明 |
2105478.9 |
241887 |
2022/4/1 |
790,000 |
Nuvoton |
讓與 |
本發明揭露了一包含高品質因子的金屬-絕緣物-金屬(MIM)電容之積體電路裝置及其製程。本發明之包含MIM薄膜電容之積體電路裝置其特徵在於MIM電容之薄介電層乃是以一種具相對高的介電常數且可被當做一反反射光材質(anti-reflection coating，ARC)的材質所組成。因此在進行圖案化MIM電容的電極板之製程時，便不需在金屬層上方沉積一反反射光層，而直接以MIM電容之薄介電層作為反反射光層，省卻在金屬層上方沉積一反反射光層的步驟。 |
| S98ZKA0181 |
包含高品質因子的金屬-絕緣物-金屬(MIM)電容之積體電路裝置及其製程 |
獲證 |
TW |
發明 |
90119041 |
I240352 |
2021/8/2 |
730,000 |
Nuvoton |
讓與 |
本發明揭露了一包含高品質因子的金屬-絕緣物-金屬(MIM)電容之積體電路裝置及其製程。本發明之包含MIM薄膜電容之積體電路裝置其特徵在於MIM電容之薄介電層乃是以一種具相對高的介電常數且可被當做一反反射光材質(anti-reflection coating，ARC)的材質所組成。因此在進行圖案化MIM電容的電極板之製程時，便不需在金屬層上方沉積一反反射光層，而直接以MIM電容之薄介電層作為反反射光層，省卻在金屬層上方沉積一反反射光層的步驟。 |
| S98ZKA0182 |
INTEGRATED CIRCUIT DEVICE FORMED WITH HIGH Q MIM CAPACITOR |
獲證 |
US |
發明 |
09/994398 |
6459117 |
2021/11/25 |
810,000 |
Nuvoton |
讓與 |
An integrated circuit device with high Q MIM capacitor and its forming
process are disclosed. The MIM capacitor dielectric layer is formed of a
material which has relatively high dielectric constant and can be used as
an anti-reflection coating (ARC). In the process of patterning MIM
capacitor electrodes, the MIM capacitor dielectric layer can be directly
used as an anti-reflection layer. Therefore, there is no need to form an
anti-reflection layer on the metal layer, and the complexity and the cost
of forming process can decrease. |
| S98ZKA0183 |
INTEGRATED CIRCUIT DEVICE FORMED WITH HIGH Q MIM CAPACITOR |
獲證 |
USDIV |
發明 |
10/252678 |
6620678 |
2022/9/23 |
820,000 |
Nuvoton |
讓與 |
An integrated circuit device with high Q MIM capacitor and its forming
process are disclosed. The MIM capacitor dielectric layer is formed of a
material which has relatively high dielectric constant and can be used as
an anti-reflection coating (ARC). In the process of patterning MIM
capacitor electrodes, the MIM capacitor dielectric layer can be directly
used as an anti-reflection layer. Therefore, there is no need to form an
anti-reflection layer on the metal layer, and the complexity and the cost
of forming process can decrease. |
| S98ZKA0184 |
新型製作高頻濾波器的方法 |
獲證 |
CN |
發明 |
1131052.9 |
173127 |
2021/9/9 |
640,000 |
Nuvoton |
讓與 |
A method for fabricating a thin film bulk acoustic resonator (FBAR) is able
to simplify the conventional fabricating step. Particularly, a chamber is
defined between a substrate and of the resonator without need for a
polishing processes and filling processes. Therefore, the present
invention is able to have a high fabricating ability, a high production
rate and a short fabricating time. |
| S98ZKA0185 |
METHOD AND APPARATUS FOR FABRICATING A THIN FILM BULK ACOUSTIC RESONATOR |
獲證 |
US |
發明 |
10/180111 |
6794212 |
2022/6/26 |
680,000 |
Nuvoton |
讓與 |
A method for fabricating a thin film bulk acoustic resonator (FBAR) is able
to simplify the conventional fabricating step. Particularly, a chamber is
defined between a substrate and of the resonator without need for a
polishing processes and filling processes. Therefore, the present
invention is able to have a high fabricating ability, a high production
rate and a short fabricating time. |
| S98ZKA0186 |
可避免栓鎖效應之積體電路及避免內部電路發生栓鎖效應的方法 |
獲證 |
CN |
發明 |
200410004622.8 |
333455 |
2024/2/19 |
830,000 |
Nuvoton |
讓與 |
一種可避免栓鎖效應之積體電路，包括一內部電路，設置於一基板上，含有至少一寄生SCR結構；至少一ESD保護元件及至少一主動區，設置於基板上，耦接一接合墊；至少一第一分流二極體，具有一陽極耦接該接合墊，以及一陰極耦接一第一電壓源；至少一第二分流二極體，具有一陰極耦接該接合墊，以及一陽極耦接一第二電壓源，其中第一、第二分流二極體與內部電路及連接到接合墊之 ESD保護元件和主動區之間的距離不小於150微米；以及一防護環，用以環繞第一、第二分流二極體。 |
| S98ZKA0187 |
LATCHUP PREVENTION METHOD FOR INTEGRATED CIRCUITS AND DEVICE USING THE SAME |
申請中 |
JP |
發明 |
2004-80702 |
|
|
680,000 |
Nuvoton |
讓與 |
一種可避免栓鎖效應之積體電路，包括一內部電路，設置於一基板上，含有至少一寄生SCR結構；至少一ESD保護元件及至少一主動區，設置於基板上，耦接一接合墊；至少一第一分流二極體，具有一陽極耦接該接合墊，以及一陰極耦接一第一電壓源；至少一第二分流二極體，具有一陰極耦接該接合墊，以及一陽極耦接一第二電壓源，其中第一、第二分流二極體與內部電路及連接到接合墊之 ESD保護元件和主動區之間的距離不小於150微米；以及一防護環，用以環繞第一、第二分流二極體。 |
| S98ZKA0188 |
LATCHUP PREVENTION METHOD FOR INTEGRATED CIRCUITS AND DEVICE USING THE SAME |
獲證 |
KR |
發明 |
10-2004-0042090 |
10/0618410 |
2024/6/9 |
830,000 |
Nuvoton |
讓與 |
一種可避免栓鎖效應之積體電路，包括一內部電路，設置於一基板上，含有至少一寄生SCR結構；至少一ESD保護元件及至少一主動區，設置於基板上，耦接一接合墊；至少一第一分流二極體，具有一陽極耦接該接合墊，以及一陰極耦接一第一電壓源；至少一第二分流二極體，具有一陰極耦接該接合墊，以及一陽極耦接一第二電壓源，其中第一、第二分流二極體與內部電路及連接到接合墊之 ESD保護元件和主動區之間的距離不小於150微米；以及一防護環，用以環繞第一、第二分流二極體。 |
| S98ZKA0189 |
可避免栓鎖效應之積體電路及避免內部電路發生栓鎖效應的方法 |
獲證 |
TW |
發明 |
93100327 |
I271909 |
2024/1/6 |
780,000 |
Nuvoton |
讓與 |
一種可避免栓鎖效應之積體電路，包括一內部電路，設置於一基板上，含有至少一寄生SCR結構；至少一ESD保護元件及至少一主動區，設置於基板上，耦接一接合墊；至少一第一分流二極體，具有一陽極耦接該接合墊，以及一陰極耦接一第一電壓源；至少一第二分流二極體，具有一陰極耦接該接合墊，以及一陽極耦接一第二電壓源，其中第一、第二分流二極體與內部電路及連接到接合墊之 ESD保護元件和主動區之間的距離不小於150微米；以及一防護環，用以環繞第一、第二分流二極體。 |
| S98ZKA0190 |
LATCHUP PREVENTION METHOD FOR INTEGRATED CIRCUITS AND DEVICE USING THE SAME |
獲證 |
US |
發明 |
10/847317 |
7221027 |
2024/5/17 |
860,000 |
Nuvoton |
讓與 |
An integrated circuit preventing latchup. In the integrated circuit, an
internal circuit is disposed in a substrate and has a parasitic SCR
structure. At least one ESD protection circuit and active area are
disposed on the substrate and coupled to a pad. A first current shunting
diode has an anode coupled to the pad and a cathode coupled to a first
voltage source. A second current shunting diode has a cathode coupled to the pad and an anode coupled to a second voltage source.
Minority-carriers guard rings surround the first current shunting diode
and the second shunting diode. Distance between the first and second
current shunting diodes and the internal circuit, the active area and the
ESD protection circuit exceed 80 .mu.m. |
| S98ZKA0191 |
具有堆疊結構之積體電路變壓器 |
獲證 |
TW |
發明 |
93130516 |
I238515 |
2024/10/7 |
530,000 |
Nuvoton |
讓與 |
一種具有堆疊結構之積體電路變壓器，包括了中介電層、下介電層、第一繞組和第二繞組。其中，第一繞組之部分纏繞於中介電層之表面，而第一繞組之其餘的部分則纏繞於下介電層之表面，並且第一繞組的兩端係本發明之積體電路變壓器之一次側的兩端。同樣地，第二繞組之部分係纏繞於中介電層之表面，而第二繞組之其餘的部分則纏繞於下介電層之表面，並且不會與第一繞組相交。相對地，第二繞組的兩端係本發明之積體電路變壓器之二次側的兩端。而第一繞組和第二繞組在中介電層之表面的部分，係透過介層窗插塞連結至其餘在下介電層之表面的部分。 |
| S98ZKA0192 |
INTEGRATED TRANSFORMER WITH STACK STRUCTURE |
獲證 |
US |
發明 |
10/906540 |
7164339 |
2025/4/23 |
620,000 |
Nuvoton |
讓與 |
An integrated transformer with a stack structure comprises a middle
dielectric layer, a bottom dielectric layer, a first winding and a second
winding. A portion of the first winding is disposed over a surface of the
middle dielectric layer and the remaining portion of the first winding is
disposed over a surface of the bottom dielectric layer. A portion of the
second winding is disposed over the surface of the middle dielectric
layer and the remaining portion of the second winding is disposed over
the surface of the bottom dielectric layer. The second winding doesn''''''''''''''''t
intersect with the first winding. The portions of the first and second
windings over the surface of the middle dielectric layer connect with the
remaining portions of the first and second windings over the surface of
the bottom dielectric through via plugs. |
| S98ZKA0193 |
指叉式電容結構、層疊式電容結構以及複合型層疊式電容結構 |
獲證 |
TW |
發明 |
94143154 |
I296852 |
2025/12/6 |
630,000 |
Nuvoton |
讓與 |
一種指叉式電容結構，包括第一與第二電極，第一電極包括二指狀結構，該等指狀結構相對於第一鏡射面呈鏡面對稱，且各指往該第一鏡射面延伸；第二電極包括二指狀結構以及一線形極板，該等指狀結構相對於一第二鏡射面呈鏡面對稱，且各指往該第二鏡射面延伸，該線形極板位於該第二鏡射面，且各與該第二電極的該等指狀結構之一指相連；其中，該第一與第二鏡射面互為正交，該第一與第二電極的該等指狀結構之各指互為交錯安插。 |
| S98ZKA0194 |
INTERDIGITIZED CAPACITOR |
申請中 |
US |
發明 |
11/444505 |
|
|
600,000 |
Nuvoton |
讓與 |
|
| S98ZKA0195 |
LDMOS formation method |
申請中 |
CN |
發明 |
200810127254.4 |
|
|
580,000 |
Nuvoton |
讓與 |
|
| S98ZKA0196 |
LDMOS formation method |
申請中 |
TW |
發明 |
97121082 |
|
|
530,000 |
Nuvoton |
讓與 |
|
| S98ZKA0197 |
LDMOS with high breakdown voltage |
申請中 |
CN |
發明 |
200810214469.X |
|
|
700,000 |
Nuvoton |
讓與 |
|
| S98ZKA0198 |
LDMOS with high breakdown voltage |
申請中 |
TW |
發明 |
97133800 |
|
|
650,000 |
Nuvoton |
讓與 |
|
| S98ZKA0199 |
LDMOS with blanket implant for source side extension |
申請中 |
TW |
發明 |
97144390 |
|
|
450,000 |
Nuvoton |
讓與 |
|
| S98ZKA0200 |
LDMOS transistor array structure for improved hot carrier reliability |
申請中 |
CN |
發明 |
200810166357.1 |
|
|
700,000 |
Nuvoton |
讓與 |
|
| S98ZKA0201 |
LDMOS transistor array structure for improved hot carrier reliability |
申請中 |
TW |
發明 |
97133412 |
|
|
650,000 |
Nuvoton |
讓與 |
|
| S98ZKA0202 |
乙太網路切換器之位址表之資料儲存及搜尋的方法與裝置 |
獲證 |
TW |
發明 |
85109875 |
101915 |
2016/8/13 |
490,000 |
Nuvoton |
讓與 |
於乙太網路切換器裝置中進行位址表之資料儲存及搜尋之一種方法，該乙太網路切換器裝置包含有一中央切換裝置與連結的數個埠連接裝置，每一個埠連接裝置各包含有一繞送裝置，一位址表與一媒體控制裝置，且繞送裝置更包含有一目的位址暫存器與一多工裝置。該方法之步驟包含：目的位址暫存器由媒體控制裝置接受一網路定址資訊並將之切割為數個位址段落；多工裝置由目的位址暫存器接受該些位址段落以便接續地進行多工輸出；將經多工輸出的位址段落與位址表中的資料項互相比較以在其各項中所包含的位址資訊之中搜尋符合的比較結果；若有符合的比較結果產生，中央切換裝置便連接至由該個比較結果符合的網路定址資訊所內含的埠編號所指定的，該些埠連接裝置中之一的一埠；若比較無符合的結果產生，中央切換裝置便對所有的埠廣播該個網路定址資訊。 |
| S98ZKA0203 |
METHOD AND APPARATUS FOR DATA STORAGE AND SEARCH IN AN ADDRESS TABLE OF AN ETHERNET SWITCH |
獲證 |
US |
發明 |
08/709492 |
5915097 |
2016/9/5 |
570,000 |
Nuvoton |
讓與 |
A method and apparatus for storing data and searching in the address table of an Ethernet switch device. The Ethernet switch device includes a
central switch and a number of device port connectors which each have a
port, a router, an address table, and a media access controller. The
router includes a destination address register and a multiplexer. The
destination address register receives network addressing information from
the media access controller and divides it into a number of address
sections. The multiplexer receives the address sections from the register
for successively multiplexing the sections into multiplexed address
outputs. The multiplexed address outputs are compared with entries stored in the address table to find a match with address information contained in the entries. The central switch connects to the port of the device port connector identified by a port number contained in the network addressing in ... |
| S98ZKA0204 |
網路交換器 |
獲證 |
TW |
發明 |
86105776 |
102789 |
2017/4/30 |
500,000 |
Nuvoton |
讓與 |
本發明在一般的網路交換器中增加具有來源埠對應目的位址安全偵測之接收界面裝置，即可具有一網管安全之功能，也可增加具有來源位址對應目的埠安全偵測之輸出界面裝置，亦可輕易的管制資料的流通，更可按本發明將網路交換器由此具有來源埠/目的位址安全偵測之界面接收裝置及具有來源位址/目的埠安全偵測之界面輸出裝置所組成，而達到更佳化之網路資料管制功能。 |
| S98ZKA0205 |
網路交換器 |
獲證 |
TW |
發明 |
86105775 |
92340 |
2017/4/30 |
530,000 |
Nuvoton |
讓與 |
本發明係有關於一種網路交換器，可將部分界面埠或與部分之 MAC位址分成不同的群組，而只有在具有相同群組之界面埠或 MAC位址間才能互相傳輸，因此，不會造成當所傳輸的資料封包目的位址未被認知時，將會被傳輸到其他所有的界面埠，而使乙太網路間之效能變差，而此種改善的情形，在一網路上具有多個網路交換器時所改善的效能將更加明顯。 |
| S98ZKA0206 |
NETWORK SWITCHER |
獲證 |
US |
發明 |
08/886943 |
6097729 |
2017/7/1 |
610,000 |
Nuvoton |
讓與 |
A network switcher for data transfer between a network communication unit and a plurality of nodes is provided. In this network switcher, the
interface ports or MAC (media access control) addresses are divided into
groups, and the data transfer is permitted only between those interface
ports or MAC addresses within the same group. This feature can avoid a
node-information signal whose destination address is not yet acknowledged to be transferred to all of the other interface ports beside the destination one. Conventionally, this drawback significantly degrades the performance of the overall network system. This network switcher allows an improvement on the performance of network systems that has a number of nodes. |
| S98ZKA0207 |
乙太網路傳輸位址之過濾方法及裝置 |
獲證 |
TW |
發明 |
85112501 |
86443 |
2016/10/13 |
500,000 |
Nuvoton |
讓與 |
本發明係關於一種乙太網路傳輸位址之過濾方法及裝置，尤指一種供做為降低各乙太網路不同群組間網路負荷之過濾方法及裝置，並解決習知過濾方法之記憶體耗用量大之缺點，本發明此過濾方法為僅儲存一相應於來源位址之旗標(FLAG)，而非儲存完整的位址資料，而資料比對作業更僅取出相應位址之旗標訊號，再依據旗標之〞０〞與〞１〞之狀態差別而決定是否阻擋（過濾掉）或放行，由於僅儲存旗標資料而大幅降低記憶體空間，更搭配有一可程式計時器，可在突發性斷電或停電後，於一特定時間內可僅做資料存入而不進行比對過濾或者於每隔一段時間僅做存入而不比對過濾，以減輕斷電之困擾者。 |
| S98ZKA0208 |
METHOD AND DEVICE FOR FILTERING TRANSMISSION |
獲證 |
US |
發明 |
08/763693 |
5959976 |
2016/12/8 |
580,000 |
Nuvoton |
讓與 |
The present invention relates to a method and device for filtering
transmission addresses in Ethernet, more particularly, to a filtering
method and device provided to reduce the network loads of different groups in Ethernet. The present invention solves the problems that a large amount of memory space is required and a packet can not be filtered effectively since the the memory contents are lost when power fails in the filtering method of the prior art. The filtering method of the present invention is only to store the flag of the corresponding source address rather than the entire address data. The work for data comparing only reads out the state of the flag of the corresponding address, then refers to the differences between the state of the "0" and "1" of the flag to determine whether the packet should be blocked or allowed to is pass. The memory space will be very small due to only storing the state of the flag. The presen ... |
| S98ZKA0209 |
不會因話筒沒放好而導致長時間佔線的電話機裝置 |
獲證 |
CN |
發明 |
97100033.6 |
73226 |
2017/3/2 |
350,000 |
Nuvoton |
讓與 |
一種不會因話筒沒放好而導致長時間佔線的電話機裝置，包括：一電話線介面電路，用以做為環線與端線和內部電路的介面；一振鈴檢測器，用以檢測振鈴訊號；一混合電路，用以將與前述電話線介面電路的連接端分為聲音輸入端及輸出端；一雙音複頻產生器，用以產生雙音複頻訊號；一控制器，可控制電話線介面電路，執行自動斷線功能；一鍵盤，用以輸入控制訊號或數字訊號至前述雙音複頻產生器，藉以由雙音複頻訊號表示所按之按鍵；一開關，受前述雙音複頻產生器的控制，當雙音複頻產生器輸出雙音複頻訊號，即切斷來自電話聽筒的聲音訊號；一忙音檢測器，用以檢測忙音，且當忙音持續超過一段預定之時間時，送出一信號給控制器，藉以使控制器驅動前述電話線介面電路，使其自動斷線；一忙音指示器，在忙音檢測器檢測到忙音時，即指示使用者話機處於忙音狀態；一忙音失能按鍵，可用以控制前述控制器，以取消忙音自動斷線功能；及一話筒，用以收送話音。 |
| S98ZKA0210 |
不會因話筒沒放好而導致長時間佔線的電話機裝置 |
獲證 |
TW |
新型 |
86203431 |
134248 |
2009/3/5 |
300,000 |
Nuvoton |
讓與 |
一種不會因話筒沒放好而導致長時間佔線的電話機裝置，包括：一電話線介面電路，用以做為環線與端線和內部電路的介面；一振鈴檢測器，用以檢測振鈴訊號；一混合電路，用以將與前述電話線介面電路的連接端分為聲音輸入端及輸出端；一雙音複頻產生器，用以產生雙音複頻訊號；一控制器，可控制電話線介面電路，執行自動斷線功能；一鍵盤，用以輸入控制訊號或數字訊號至前述雙音複頻產生器，藉以由雙音複頻訊號表示所按之按鍵；一開關，受前述雙音複頻產生器的控制，當雙音複頻產生器輸出雙音複頻訊號，即切斷來自電話聽筒的聲音訊號；一忙音檢測器，用以檢測忙音，且當忙音持續超過一段預定之時間時，送出一信號給控制器，藉以使控制器驅動前述電話線介面電路，使其自動斷線；一忙音指示器，在忙音檢測器檢測到忙音時，即指示使用者話機處於忙音狀態；一忙音失能按鍵，可用以控制前述控制器，以取消忙音自動斷線功能；及一話筒，用以收送話音。 |
| S98ZKA0211 |
唯讀光碟資料的解碼裝置及方法 |
獲證 |
TW |
發明 |
86100026 |
93256 |
2017/1/2 |
520,000 |
Nuvoton |
讓與 |
一種唯讀光碟資料的解碼裝置，供執行唯讀光碟區段資料的立德所羅門(Reed-Solomon)乘積碼(RSPC)的解碼，一唯讀光碟機包含一緩衝記憶體供儲存該區段資料，該區段資料依序由多個字(WORD)組成，每一字包含一最低有效位元組(LSB)及一最高有效位元組(MSB)，此裝置包含：一第一RSPC錯誤修正電路，供於一第一時段接收該LSB；一第二RSPC錯誤修正電路，供於該第一時段接收該MSB；其中該第一RSPC錯誤修正電路於一第二時段對該LSB進行RSPC解碼，該第二RSPC錯誤修正電路實質上於該第二時段對該MSB進行RSPC解碼。 |
| S98ZKA0212 |
METHOD AND APPARATUS FOR PERFORMING REED-SOLOMON PRODUCT LIKE DECODING OF DATA IN CD-ROM FORMAT |
獲證 |
US |
發明 |
08/777562 |
5838695 |
2016/12/29 |
570,000 |
Nuvoton |
讓與 |
A method and apparatus processing a Reed-Solomon Product-like Code (RSPC) error correction in a substantially real time mode are provided. Two RSPC error correctors are provided in the CD-ROM decoder which perform RSPC error correction over the LSB and MSB of each word respectively. In addition, a 16-bit buffer-memory or a Fast-Page-Mode buffer-memory is provided to store the CD-ROM data temporarily. The LSB and MSB of each word are retrieved from the buffer memory during the same memory cycle and fed to the first and second RSPC error corrector substantially at the same time. The first RSPC error corrector performs the RSPC operation over the LSB. The second RSPC error corrector performs the RSPC operation over the MSB. The respective operations are performed during substantially the same
time interval. The invention results in shorter buffer-memory access time
and shorter overall RSPC processing time and achieves a substanti ... |
| S98ZKA0213 |
用以縮短光學讀寫頭搜尋時間的方法及其裝置 |
獲證 |
TW |
發明 |
87103635 |
108952 |
2018/3/11 |
500,000 |
Nuvoton |
讓與 |
一種用以縮短光學讀寫頭搜尋時間的方法及其裝置，可用以更精確地控制讀寫頭的搜尋，避免讀寫頭尋軌時產生誤差，藉以減少其耗費的時間。此方法包括下列步驟：(i)測出光碟片在單位時間內的轉動週數，藉以得到因光碟片旋轉所產生的單位時間內之讀寫頭跨軌訊號數。(ii)將由讀寫頭控制器所測得之單位時間內的跨軌訊號數，視讀寫頭向外或向內移動，而加上或減去前述因光碟片旋轉所產生的單位時間內之讀寫頭跨軌訊號數，即可得出讀寫頭於單位時間內跨越的真正軌數。 |
| S98ZKA0214 |
METHOD OF FAST TRACKING FOR AN OPTICAL PICKUP AND APPARATUS THEREOF |
獲證 |
USCPA |
發明 |
09/122535 |
6282156B1 |
2018/1/22 |
580,000 |
Nuvoton |
讓與 |
A method for reducing the travel time for an optical pick-up and an
apparatus thereof are provided to precisely control the tracking of said
optical pick-up. The method comprises the steps of: (i) detecting the
number of revolutions of the optical disc to determine the number of
track-jumping signals produced in a unit time due to the rotation of the
optical disc; and (ii) adding the number of track-jumping signals obtained
in step(i) to the number of track-jumping signals detected in a unit time
by the pick-up controller in the case that the optical pick-up moves
outwardly, and subtracting the number of track-jumping signals obtained in step(i) from the number of track-jumping signals detected in a unit time
by the pick-up controller in the case that the optical pick-up moves
inwardly. |
| S98ZKA0215 |
網路系統之省電處理方法 |
獲證 |
TW |
發明 |
87103967 |
113876 |
2018/3/16 |
510,000 |
Nuvoton |
讓與 |
一種網路系統的省電處理方法，可適用在乙太網路中。此乙太網路系統可運作於至少兩個網路協定。在此處理方法中主要包括兩個部分，一是針對閒置時的處理，另一是針對資料傳輸時的處理。首先偵測網路系統之閒置時間，再判斷閒置時間是否超過一既定時間。當閒置時間超過既定時間時，就啟動修正後的自動協議功能來選擇操作之通訊協定。在修正後的自動協議功能中，是以在網路閒置時能源消耗較低的網路協定設為較高的優先順位，而能源消耗較高的網路協定設為較低的優先順位。當網路系統進行資料傳送時，則是啟動正常的自動協議功能來選擇操作的通訊協定。在正常的自動協議功能中，是以資料傳輸效能較高之網路協定具有較高優先順位，資料傳輸效能較低之網路協定具有較低優先順位。 |
| S98ZKA0216 |
METHOD FOR SAVING POWER IN A NETWORK SYSTEM |
獲證 |
US |
發明 |
09/089166 |
6442174 |
2018/6/1 |
590,000 |
Nuvoton |
讓與 |
A method for saving power in a network system, such as the Ethernet. Assume that all nodes in the network system can support at least two transmission protocols, such as 10 BaseT and 100 BaseTX in the Ethernet. First, network nodes may continuously detect the status of the network system and determine whether the network is in an idle state. If the idle period exceeds a pre-determined period, a first auto-negotiation function, in which priorities of the transmission protocols are inversely proportional to the power consumption, will be activated to select 10 BaseT. When the network system attempts to transmit data, a second auto-negotiation function, in which priorities of the transmission protocols are directly proportional to the data transmission performance, will be activated to select 100 BaseTX. |
| S98ZKA0217 |
乙太網路交換器之位址記憶體結構以及網路節點位址處理方法 |
獲證 |
TW |
發明 |
87104225 |
104960 |
2018/3/19 |
510,000 |
Nuvoton |
讓與 |
一種乙太網路交換器的位址記憶體結構，其包括一索引記憶體和位址表記憶體。索引記憶體用來儲存廠商碼部分，位址表記憶體則是用來儲存序號碼部分，兩者間以廠商碼索引資料串連。比對節點位址時，先由位址表記憶體中的序號碼部分開始，當出現符合項目時，再透過廠商碼索引資料取出對應的廠商碼部份進行比對。當加入新的節點位址時，可以先取得對應的廠商碼索引資料。再將廠商碼索引資料和此節點位址的序號碼，寫入位址表記憶體內。 |
| S98ZKA0218 |
ADDRESS MEMORY STRUCTURE AND METHOD FOR PROCESSING NETWORK NODE ADDRESSES IN THE ETHERNET SWITCH |
獲證 |
US |
發明 |
09/092837 |
6490288 |
2018/6/4 |
590,000 |
Nuvoton |
讓與 |
An address memory structure used in an Ethernet switch, comprising an index memory and an address table memory is disclosed. The index memory is used for storing the vendor code section and the address table memory is used for storing the serial code section. The vendor code index data connects the index memory data to the address table memory data. When comparing the node addresses, the serial code section in the address table memory is compared first. If there is a consistent entry, the corresponding vendor code section is compared through the vendor code index data. When adding a new node address, the corresponding vendor code index data is attained,and the vendor code index data and the serial code of the node address are then written into the address table memory. |
| S98ZKA0219 |
使數據通訊設備得經萬用串列匯流排與數據終端設備傳輸的轉換裝置及其控制方法 |
獲證 |
TW |
發明 |
87102826 |
141174 |
2018/2/25 |
480,000 |
Nuvoton |
讓與 |
一種轉換裝置，連接於一數據終端設備與一數據通訊設備間，此轉換裝置包括:連接至數據終端設備之一萬用串列匯流排控制器、以及與數據通訊設備和萬用串列匯流排控制器連接之一非同步串列傳輸控制器。根據本發明之控制方法，係於一控制傳輸模式下，數據終端設備對數據通訊設備之控制信號、以及對非同步串列傳輸控制器之參數設定，是經由萬用串列匯流排控制器傳送。待非同步串列傳輸控制器偵測得數據通訊設備之狀態信號，則於一中斷傳輸模式下，將狀態信號經由萬用串列匯流排控制器，傳送至數據終端設備。然後，便可以根據所設定之參數，於一等時數據傳輸模式下，傳輸數據於數據終端設備與數據通訊設備間。 |
| S98ZKA0220 |
USB/UART converter and its control method |
獲證 |
US |
發明 |
09/175150 |
6151653 |
2018/10/18 |
560,000 |
Nuvoton |
讓與 |
A USB/UART converter connected between a DTE and a DCE is disclosed. The USB/UART converter comprises: a USB controller connected to a USB of the DTE, and a UART controller connected to the DCE and the USB controller.According to the present invention, the control signals for the DCE and the parameter settings for the UART controller are sent from the DTE through the USB controller in a control transfer mode. Then, the UART controller transfers the status signals through the USB controller to the DTE in an interrupt transfer mode after detecting the status signals coming from the DCE. Subsequently, the data can be transferred between the DTE and the DCE in an isochronous data transfer mode in response to the parameters. |
| S98ZKA0221 |
具有共享記憶體結構之乙太網路交換裝置及其共享記憶體之方法 |
獲證 |
TW |
發明 |
87109990 |
109321 |
2018/6/21 |
510,000 |
Nuvoton |
讓與 |
一種乙太網路封包交換裝置，其具有一共享記憶體結構，共享記憶體在各網路介面埠交換封包資料時，提供封包資料暫存存取，並且記錄網路傳遞路徑。再者，提供一緩衝器管理裝置配合一緩衝器使用狀態記錄裝置，以共享記憶體方法管理此記憶體。此乙太網路封包交換裝置包括一記憶體裝置、一記憶體控制器、一資料交換控制器、以及兩個以上之網路介面埠。其中，記憶體裝置提供存取網路封包，以及儲存網路傳遞路徑資料。記憶體控制器耦接記憶體裝置，用以管理控制記憶體裝置中的網路封包。資料交換控制器耦接記憶體裝置，用以控制網路封包傳遞路徑之選定與學習。每一網路介面埠皆分別耦接記憶體控制器與資料交換控制器。 |
| S98ZKA0222 |
ETHERNET SWITCH WITH A SHARE MEMORY STRUCTURE AND METHOD FOR SHARING MEMORY |
獲證 |
US |
發明 |
09/200362 |
6577625 |
2018/11/24 |
590,000 |
Nuvoton |
讓與 |
An Ethernet switch having a share memory structure in which the share
memory reads/writes packet data and records network routing data when
switching packet data among network ports. Furthermore, a buffer manager in coordination with a buffer table is provided to manage the memory by a sharing memory method. The Ethernet switch includes a memory device, a memory controller, a data switching controller and more than two network ports. Furthermore, the memory device provides network packets accesses and routing data storage. The memory controller is coupled to the memory device for managing/controlling network packets in the memory device. The data switching controller is coupled to the memory device for selecting/learning packet routings. Each network port is coupled to the memory controller and data switching controller. |
| S98ZKA0223 |
動態調整壓縮率傳輸資料的方法與裝置 |
獲證 |
CN |
發明 |
1116962.1 |
322596 |
2021/5/9 |
600,000 |
Nuvoton |
讓與 |
本案之動態調整壓縮率傳輸資料的方法，係用於一第一設備與一第二設備之間，於該第一設備傳輸資料至該第二設備時，偵測該第一設備傳送一筆資料至該第二設備的時間，以及因應該時間，決定該第一設備及第二設備的資料壓縮/解壓縮方法，以傳輸該筆資料至該第二設備。本案之裝置係由一控制單元及一壓縮/解壓縮裝置組成。以因應資料傳輸的時間變化，設定不同的壓縮/解壓縮方法，進行傳輸資料，以增進資料傳輸的效率。 |
| S98ZKA0224 |
動態調整壓縮率傳輸資料的方法及裝置 |
獲證 |
TW |
發明 |
87104219 |
176335 |
2018/3/19 |
510,000 |
Nuvoton |
讓與 |
本案之動態調整壓縮率傳輸資料的方法，係用於一第一設備與一第二設備之間，於該第一設備傳輸資料至該第二設備時，偵測該第一設備傳送一筆資料至該第二設備的時間，以及因應該時間，決定該第一設備及第二設備的資料壓縮/解壓縮方法，以傳輸該筆資料至該第二設備。本案之裝置係由一控制單元及一壓縮/解壓縮裝置組成。以因應資料傳輸的時間變化，設定不同的壓縮/解壓縮方法，進行傳輸資料，以增進資料傳輸的效率。 |
| S98ZKA0225 |
METHOD AND APPARATUS FOR ALLOWING A PERSONAL COMPUTER TO CONTROL ONE OR
MORE DEVICE |
獲證 |
USCIP |
發明 |
09/526572 |
6633235 |
2020/3/16 |
640,000 |
Nuvoton |
讓與 |
A system is provided to allow a computer to control one or more devices
using the remote control codes that are normally used by remote control
units associated with these devices. The system has one or more remote
control units for transmitting commands, one or more devices to be
controlled, and a computer. The computer is coupled to an input device,
and has a memory, a receiver which receives codes from the remote control units, and a knowledge base for storing the codes received from the remote control units and command identifiers provided from the input device. The knowledge base associates each command identifier with a particular code.The computer also includes a transmitter which transmits codes to the device to be controlled based on selected command identifiers. During configuration, the computer executes a program that prompts the user to enter a command identifier and code to be associated with that command i ... |
| S98ZKA0226 |
使個人電腦能控制一個或多個裝置之方法及系統 |
獲證 |
CN |
發明 |
01110466.X |
302971 |
2021/4/10 |
620,000 |
Nuvoton |
讓與 |
A system is provided to allow a computer to control one or more devices
using the remote control codes that are normally used by remote control
units associated with these devices. The system has one or more remote
control units for transmitting commands, one or more devices to be
controlled, and a computer. The computer is coupled to an input device,
and has a memory, a receiver which receives codes from the remote control units, and a knowledge base for storing the codes received from the remote control units and command identifiers provided from the input device. The knowledge base associates each command identifier with a particular code.The computer also includes a transmitter which transmits codes to the device to be controlled based on selected command identifiers. During configuration, the computer executes a program that prompts the user to enter a command identifier and code to be associated with that command i ... |
| S98ZKA0227 |
使個人電腦能控制一個或多個裝置之方法及其系統 |
獲證 |
KR |
發明 |
99-18237 |
298627 |
2019/5/20 |
600,000 |
Nuvoton |
讓與 |
A system is provided to allow a computer to control one or more devices
using the remote control codes that are normally used by remote control
units associated with these devices. The system has one or more remote
control units for transmitting commands, one or more devices to be
controlled, and a computer. The computer is coupled to an input device,
and has a memory, a receiver which receives codes from the remote control units, and a knowledge base for storing the codes received from the remote control units and command identifiers provided from the input device. The knowledge base associates each command identifier with a particular code. The computer also includes a transmitter which transmits codes to the device to be controlled based on selected command identifiers. During configuration, the computer executes a program that prompts the user to enter a command identifier and code to be associated with that command i ... |
| S98ZKA0228 |
METHOD AND APPARATUS FOR ALLOWING A PERSONAL COMPUTER TO CONTROL ONE OR MORE DEVICES |
獲證 |
USCPA |
發明 |
09/097559 |
6384737 |
2018/6/15 |
610,000 |
Nuvoton |
讓與 |
A system is provided to allow a computer to control one or more devices
using the remote control codes that are normally used by remote control
units associated with these devices. The system has one or more remote
control units for transmitting commands, one or more devices to be
controlled, and a computer. The computer is coupled to an input device,
and has a memory, a receiver which receives codes from the remote control units, and a knowledge base for storing the codes received from the remote control units and command identifiers provided from the input device. The knowledge base associates each command identifier with a particular code.The computer also includes a transmitter which transmits codes to the device to be controlled based on selected command identifiers. During configuration, the computer executes a program that prompts the user to enter a command identifier and code to be associated with that command i ... |
| S98ZKA0229 |
乙太網路交換器及其交換方法 |
獲證 |
TW |
發明 |
87122010 |
126709 |
2018/12/30 |
510,000 |
Nuvoton |
讓與 |
一種乙太網路交換器及其交換方法，可選擇性地在若干個資料埠間傳送或過濾網路封包。這種乙太網路交換器是由複數個網路埠、第一及第二記憶體裝置、第一及第二記憶體控制裝置、交換裝置、及第二記憶體管理裝置所構成。網路埠係用以接收或傳送網路封包。第一記憶體裝置係用以儲存網路封包之來源位址及該些網路埠之關連訊息。第二記憶體裝置係用以儲存網路埠所接收之網路封包。第一及第二記憶體控制裝置則分別連接至第一及第二記憶體裝置，用以控制第一及第二記憶體裝置之寫入及讀取。另外，交換裝置係連接網路埠及第一記憶體控制裝置，藉以建立各網路封包之來源位址與網路埠之關連訊息、並依據第一記憶體裝置之內容建立各網路封包目的位址與網路埠之關連訊息，以管理第一記憶體裝置之內容。第二記憶體管理裝置則連接網路埠及第二記憶體控制裝置以管理第二記憶體裝置之內容。分享式記憶體存取控制電路則控制分享式記憶體裝置的存取。 |
| S98ZKA0230 |
ETHERNET EXCHANGER AND METHOD OF EXCHANGING |
獲證 |
US |
發明 |
09/473558 |
7239633 |
2019/12/28 |
610,000 |
Nuvoton |
讓與 |
An Ethernet switch and a method of switch for selectively transporting or
filtering network packets. Said Ethernet switch comprises plural network
ports, a first and a second memory device, a first and a second memory
control device, a switch device, and a memory management device. Network ports are for receiving or delivering network packets. The first memory device saves the source address and associated messages of the network packets. The second memory device saves the network packets received from the network port. The first and the second memory control devices control the read and write of the first and the second memory devices. Further, the switch device creates a source address and the associated messages of the network port for each network packet, and a destination address and the associated messages of the network port for each network packet in accordance with the contents of the first memory device. |
| S98ZKA0231 |
具有積體電路卡讀卡介面的通用型非同步收發器及應用其之積體電路卡讀卡系統 |
獲證 |
JP |
發明 |
11-027034 |
4169172 |
2019/2/4 |
570,000 |
Nuvoton |
讓與 |
一種具有IC卡讀卡介面的UART，包括:通用型非同步通訊核心、多工器以及三態控制輸出入緩衝器。通用型非同步通訊核心係用以負責非同步串列通訊，多工器與三態控制輸出入緩衝器負責使串列輸出訊號與串列輸入訊號接腳,在IC卡讀卡模式或通用型非同步收發模式時，具有不同之功能。一種IC卡讀卡系統，包括具有IC卡插槽與智慧型卡介面之IC卡讀卡機，以及包含上述具有IC卡讀卡介面的UART的電腦系統。電腦系統內之具有IC卡讀卡介面的 UART，可直接連接至IC卡讀卡機內之智慧型卡介面，使IC卡讀卡機省去微控制器與收發器。 |
| S98ZKA0232 |
UART WITH AN IC CARD READING INTERFACE AND IC CARD READING SYSTEM USING THE SAME |
獲證 |
KR |
發明 |
10-1999-0006368 |
511053 |
2019/2/25 |
570,000 |
Nuvoton |
讓與 |
一種具有IC卡讀卡介面的UART，包括:通用型非同步通訊核心、多工器以及三態控制輸出入緩衝器。通用型非同步通訊核心係用以負責非同步串列通訊，多工器與三態控制輸出入緩衝器負責使串列輸出訊號與串列輸入訊號接腳,在IC卡讀卡模式或通用型非同步收發模式時，具有不同之功能。一種IC卡讀卡系統，包括具有IC卡插槽與智慧型卡介面之IC卡讀卡機，以及包含上述具有IC卡讀卡介面的UART的電腦系統。電腦系統內之具有IC卡讀卡介面的 UART，可直接連接至IC卡讀卡機內之智慧型卡介面，使IC卡讀卡機省去微控制器與收發器。 |
| S98ZKA0233 |
具有積體電路卡讀卡介面的通用型非同步收發器及應用其之積體電路卡讀卡系統 |
獲證 |
TW |
發明 |
87120426 |
122661 |
2018/12/8 |
500,000 |
Nuvoton |
讓與 |
一種具有IC卡讀卡介面的UART，包括:通用型非同步通訊核心、多工器以及三態控制輸出入緩衝器。通用型非同步通訊核心係用以負責非同步串列通訊，多工器與三態控制輸出入緩衝器負責使串列輸出訊號與串列輸入訊號接腳,在IC卡讀卡模式或通用型非同步收發模式時，具有不同之功能。一種IC卡讀卡系統，包括具有IC卡插槽與智慧型卡介面之IC卡讀卡機，以及包含上述具有IC卡讀卡介面的UART的電腦系統。電腦系統內之具有IC卡讀卡介面的 UART，可直接連接至IC卡讀卡機內之智慧型卡介面，使IC卡讀卡機省去微控制器與收發器。 |
| S98ZKA0234 |
UART WITH AN IC CARD READING INTERFACE AND IC CARD READING SYSTEM USING
THE SAME |
獲證 |
US |
發明 |
09/250635 |
6199764B1 |
2019/2/15 |
600,000 |
Nuvoton |
讓與 |
A UART having an IC card reading interface comprises a universal
asynchronous communication core, a multiplexer and a 3-state control I/O buffer. The universal asynchronous communication core is responsible for an asynchronous serial communication. The multiplexer and the 3-state control I/O buffer enable serial output signal and serial input signal
pins have different functions during an IC card reading mode and a
universal asynchronous receive/transmit mode. An IC card reading system includes an IC card reader having an IC card socket and a smart card interface and a computer system having the UART with the IC card reading interface. Since the UART with an IC card reading interface can be directly electrically connected to the smart card interface of the IC card
reader, a micro-controller and a receiver-transmitter can be saved in the
IC card reader. |
| S98ZKA0235 |
視頻信號處理方法 |
獲證 |
CN |
發明 |
99105875.5 |
173405 |
2019/4/21 |
570,000 |
Nuvoton |
讓與 |
本發明係有關於一種針對亮度/色差格式視訊信號之處理方法，利用對亮度之非線性修正而保持色差信號不變，並可加強視訊暗區之辨識度，其步驟包括接收由訊源提供之視訊輸入信號，其中包括第一亮度信號與色差信號。對第一亮度信號施以修正產生第二亮度信號。上述修正還包括下列步驟:首先，以預定全亮度值正規化亮度信號。若經正規化亮度信號大於第一預定百分比，則第二亮度信號等於第一亮度信號。若經正規化亮度信號小於第一預定百分比，且大於第二百分比，則第一亮度信號經非線性修正產生第二亮度信號。若經正規化亮度信號小於第二預定百分比，則第一亮度信號經線性修正產生第二亮度信號。最後，輸出第二亮度信號與原輸入色差信號至後續之視訊處理裝置如電視編碼器等。 |
| S98ZKA0236 |
視頻信號處理方法 |
獲證 |
TW |
發明 |
88105667 |
126979 |
2019/4/8 |
520,000 |
Nuvoton |
讓與 |
本發明係有關於一種針對亮度/色差格式視訊信號之處理方法，利用對亮度之非線性修正而保持色差信號不變，並可加強視訊暗區之辨識度，其步驟包括接收由訊源提供之視訊輸入信號，其中包括第一亮度信號與色差信號。對第一亮度信號施以修正產生第二亮度信號。上述修正還包括下列步驟:首先，以預定全亮度值正規化亮度信號。若經正規化亮度信號大於第一預定百分比，則第二亮度信號等於第一亮度信號。若經正規化亮度信號小於第一預定百分比，且大於第二百分比，則第一亮度信號經非線性修正產生第二亮度信號。若經正規化亮度信號小於第二預定百分比，則第一亮度信號經線性修正產生第二亮度信號。最後，輸出第二亮度信號與原輸入色差信號至後續之視訊處理裝置如電視編碼器等。 |
| S98ZKA0237 |
VIDEO SIGNAL PROCESSING METGHOD FOR IMPROVING THE PICTURE OF DIM AREA |
獲證 |
US |
發明 |
09/494909 |
6433838 |
2020/1/30 |
610,000 |
Nuvoton |
讓與 |
A method of video signal processing that reduces computational and circuit costs. The method of processing a video signal of the present invention comprises the following steps: First, receiving a video input signal including an input luminance signal and input chrominance signals from a signal source. Next, correcting the input luminance signal of the video input signal to generate a corrected luminance signal. And finally
outputting the corrected luminance signal and the input chrominance
signals as the enhanced video signal to the subsequent video processor,
such as a TV encoder, for converting the corrected signal from digital
into analog. The correction of the luminance signal is accomplished by
first normalizing the luminance signal by a predetermined value of a
full-scale luminance. If the normalized luminance signal is greater than a
first predetermined percentage, the corrected luminance signal is equal to
the in ... |
| S98ZKA0238 |
共構於光學儲存裝置殼體內之通用性串列匯流排集線器構造 |
獲證 |
TW |
新型 |
89203883 |
199370 |
2012/3/9 |
220,000 |
Nuvoton |
讓與 |
本案係為一種共構於光學儲存裝置殼體內之通用性串列匯流排集線器構造，該光學儲存裝置殼體係安裝於一個人電腦主機殼體之前槽內且具有一外露面板，該通用性串列匯流排集線器構造包含：一上游埠連接器、複數個下游埠連接器以及一通用性串列匯流排集線器控制器，而本案特徵在於該等下游埠連接器係設於該光學儲存裝置殼體之該外露面板上且該通用性串列匯流排集線器控制器係與該光學儲存裝置共用一電源供應線。 |
| S98ZKA0239 |
DISK ASSEMBLY INCORPORATING THEREIN USB CONNECTOR AND COMPUTER CASE HAVING THEREIN SAME |
獲證 |
US |
發明 |
09/543717 |
6466434 |
2020/4/4 |
660,000 |
Nuvoton |
讓與 |
A disk assembly includes an assembly housing having a front end for
inserting/retrieving therethrough a disk storing thereon
computer-accessible data. The front panel is mounted at the front end and
has a slot for passing therethrough the disk. USB connectors are mounted on the front panel for electrically connecting therethrough a peripheral device to a computer case. The computer case can conveniently mount therein such a disk assembly. |
| S98ZKA0240 |
CHARGE COUPLE DEVICE CONTROL SYSTEM FOR SCANNER |
獲證 |
US |
發明 |
10/091944 |
7053949 |
2022/3/4 |
580,000 |
Nuvoton |
讓與 |
A control system and method for the CCD scanner, wherein the CCD can
process multiple primary colors and includes a shift register and a
transfer gate. The control system at least includes a transfer
controller. The characteristic includes providing a transfer signal and
multiple charge-shift clock signals, wherein any each one charge-shift
clock signal corresponds to one primary color. All charge data with
respect to the primary colors are transferred to the shift register
through the transfer gate in once operation when the transfer signal is
true. The shift register shifts out the charge data according to each of
the charge-shift clock signals charge coupled device. |
| S98ZKA0241 |
高速掃描器 |
獲證 |
CN |
發明 |
2108556 |
299964 |
2022/3/27 |
770,000 |
Nuvoton |
讓與 |
本發明提供之掃描器具有一外殼以及位於外殼上方並可蓋住外殼內部部分之玻璃板，玻璃板是用於支撐欲掃描影像，這種掃描器更包括位於玻璃板下方之外殼內的感測器，及位於玻璃板下方外殼內的光源，其導引光束至玻璃板，俾使光束經玻璃板反射後由感測器接收，以擷取欲掃描影像，如此感測器可同時擷取完整之影像。 |
| S98ZKA0242 |
高速掃描器 |
獲證 |
TW |
發明 |
90118928 |
180879 |
2021/8/1 |
710,000 |
Nuvoton |
讓與 |
本發明提供之掃描器具有一外殼以及位於外殼上方並可蓋住外殼內部部分之玻璃板，玻璃板是用於支撐欲掃描影像，這種掃描器更包括位於玻璃板下方之外殼內的感測器，及位於玻璃板下方外殼內的光源，其導引光束至玻璃板，俾使光束經玻璃板反射後由感測器接收，以擷取欲掃描影像，如此感測器可同時擷取完整之影像。 |
| S98ZKA0243 |
HIGH SPEED SCANNER |
獲證 |
US |
發明 |
09/717619 |
6747764 |
2020/11/20 |
780,000 |
Nuvoton |
讓與 |
A scanner has a housing, and a glass piece positioned over the housing and covering portions of the interior of the housing, with the glass piece
adapted to support an image to be scanned. The scanner further includes a sensor positioned inside the housing below the glass piece, and a light
source positioned inside the housing below the glass piece in a manner to
direct a light beam at the glass piece so that the light beam is reflected
off the glass piece and is received by the sensor to capture the image to
be scanned. As a result, the entire image is captured at the same time by
the sensor. |
| S98ZKA0244 |
以固定時序對匯流排進行資料讀取的數位訊號處理系統 |
獲證 |
CN |
發明 |
02132008.X |
236607 |
2022/9/5 |
560,000 |
Nuvoton |
讓與 |
本發明係關於一種以固定時序對匯流排進行資料讀取的數位訊號處理系統，特別有關於一種系統，適用於自一擴充匯流排擷取資料，而輸入以非同步於上述擴充匯流排之固定時序接收資料的數位訊號處理裝置(DSP)。系統包括一DSP單元、擴充匯流排、南橋控制單元(south bridge)、介面控制單元、以及一脈波產生裝置。該南橋控制單元係用以透過北橋控制單元(north bridge)與電腦之CPU進行訊號傳輸，而介面控制單元係用以作為不同工作時脈的DSP與擴充匯流排間訊號傳輸的介面。脈波產生裝置以固定之時序對介面控制單元發出資料要求脈衝，接收到資料要求脈衝的介面控制單元將得自擴充匯流排的串列(serial)資料轉換為並聯(parallel)資料並輸出至DSP。同時，DSP的資料讀取時隔必須位於介面控制單元輸出資料之資料有效時隔內，讀取才能順利地進行，因此脈波產生裝置必須配合DSP接收資料的頻率與擴充匯流排之時脈頻率間的比例，以適當的週期性脈波時序對介面控制單元進行資料要求，使DSP的每個資料讀取時隔皆涵蓋於介面控制單元的資料有效時隔之一者內。再者，脈波產生裝置的工作頻率係最好同步於擴充匯流排。藉由本發明之系統，可以有效地省去習知技術所使用的FIFO暫存器，因而節省整體的空間。 |
| S98ZKA0245 |
以固定時序對匯流排進行資料讀取的數位訊號處理系統 |
獲證 |
TW |
發明 |
91117976 |
169491 |
2021/1/18 |
500,000 |
Nuvoton |
讓與 |
本發明係關於一種以固定時序對匯流排進行資料讀取的數位訊號處理系統，特別有關於一種系統，適用於自一擴充匯流排擷取資料，而輸入以非同步於上述擴充匯流排之固定時序接收資料的數位訊號處理裝置(DSP)。系統包括一DSP單元、擴充匯流排、南橋控制單元(south bridge)、介面控制單元、以及一脈波產生裝置。該南橋控制單元係用以透過北橋控制單元(north bridge)與電腦之CPU進行訊號傳輸，而介面控制單元係用以作為不同工作時脈的DSP與擴充匯流排間訊號傳輸的介面。脈波產生裝置以固定之時序對介面控制單元發出資料要求脈衝，接收到資料要求脈衝的介面控制單元將得自擴充匯流排的串列(serial)資料轉換為並聯(parallel)資料並輸出至DSP。同時，DSP的資料讀取時隔必須位於介面控制單元輸出資料之資料有效時隔內，讀取才能順利地進行，因此脈波產生裝置必須配合DSP接收資料的頻率與擴充匯流排之時脈頻率間的比例，以適當的週期性脈波時序對介面控制單元進行資料要求，使DSP的每個資料讀取時隔皆涵蓋於介面控制單元的資料有效時隔之一者內。再者，脈波產生裝置的工作頻率係最好同步於擴充匯流排。藉由本發明之系統，可以有效地省去習知技術所使用的FIFO暫存器，因而節省整體的空間。 |
| S98ZKA0246 |
DSP SYSTEM FOR CAPTURING DATA AT A FIXED RATE |
獲證 |
US |
發明 |
09/812005 |
6799281 |
2021/3/18 |
580,000 |
Nuvoton |
讓與 |
A DSP system, capturing the data from a main bus via a bus operating at the clock speed of a first frequency, and sending the data to a DSP unit
reading the data at the clock speed of a second frequency, the DSP system comprising: a bus control unit, which is adapted to transfer data from the main bus to the bus; a pulse wave generator, producing a pulse wave that synchronous to the bus, the pulse wave is comprised of sequential time slots, wherein a part of the time slots are DRQ slots that respectively comprises a data requesting signal, and the other times slots are normal slots; and an interface unit, capturing the data from the bus control unit via the bus according to the data requesting signal, and transmitting the data to the DSP unit. According to the DSP system of the present invention, the FIFO register that used in the prior art could be
abandoned, whereby saving the occupied space of the whole system. |
| S98ZKA0247 |
APPARATUS AND METHOD FOR TESTING OF USB DEVICE |
獲證 |
US |
發明 |
09/808577 |
6629169 |
2021/3/13 |
780,000 |
Nuvoton |
讓與 |
A USB device is coupled to a first USB communication line and a second USB communication line. Separate first and second paths are created between an external device and a controller in the USB device, with both paths including the first and second USB communication lines. The USB device detects whether a USB connection exists over the first and second USB communication lines. If a USB connection exists over the first and second USB communication lines, USB communication is routed via the first path. Otherwise, testing communication is routed via the second path. The external device can be either a USB host or a testing unit. |
| S98ZKA0248 |
使用於USB主控制器與外接式根集線器間之通用媒體界面(UNIVERSAL MEDIA INTERFACE) |
獲證 |
CN |
發明 |
2148964.5 |
336717 |
2022/11/13 |
670,000 |
Nuvoton |
讓與 |
一種通用序列匯流排(USB)主機系統，包括：一磁芯邏輯，其具有與之耦合之一主機控制器與一第一源集線器；一第二源集線器，其外接至該磁芯邏輯並且透過一映射介面而被耦合至該第一源集線器；以及複數個USB埠，其被耦合至該第二源集線器，每一該USB埠被耦合至一外接USB裝置。 |
| S98ZKA0249 |
ＵＳＢ主機控制器與源集線器之介面 |
獲證 |
TW |
發明 |
91111390 |
196739 |
2022/5/27 |
620,000 |
Nuvoton |
讓與 |
一種通用序列匯流排(USB)主機系統，包括：一磁芯邏輯，其具有與之耦合之一主機控制器與一第一源集線器；一第二源集線器，其外接至該磁芯邏輯並且透過一映射介面而被耦合至該第一源集線器；以及複數個USB埠，其被耦合至該第二源集線器，每一該USB埠被耦合至一外接USB裝置。 |
| S98ZKA0250 |
INTERFACE FOR USB HOST CONTROLLER AND ROOT HUB |
獲證 |
US |
發明 |
09/873617 |
6775733 |
2021/6/3 |
690,000 |
Nuvoton |
讓與 |
A USB host system includes a core logic having a host controller and a
first root hub coupled thereto, a second root hub external to the core
logic and coupled to the first root hub via a mapping interface, and a
plurality of USB ports coupled to the second root hub, each of the USB
ports adapted to couple an external USB device. |
| S98ZKA0251 |
數位處理裝置安全防護方法及裝置 |
申請中 |
CN |
發明 |
2108181.6 |
|
2022/3/27 |
600,000 |
Nuvoton |
讓與 |
本案為一種數位處理裝置安全防護方法及裝置，係用於一數位處理裝置，該數位處理裝置具一資料存取插槽，藉由記憶裝置係儲存該數位處理裝置之一硬體開機碼以及於該抽取式記憶裝置插入該資料存取插槽時，處理該硬體開機碼，執行該數位處理裝置之一開機動作。 |
| S98ZKA0252 |
數位處理裝置安全防護方法及裝置 |
獲證 |
TW |
發明 |
90122530 |
171396 |
2021/9/11 |
590,000 |
Nuvoton |
讓與 |
本案為一種數位處理裝置安全防護方法及裝置，係用於一數位處理裝置，該數位處理裝置具一資料存取插槽，藉由記憶裝置係儲存該數位處理裝置之一硬體開機碼以及於該抽取式記憶裝置插入該資料存取插槽時，處理該硬體開機碼，執行該數位處理裝置之一開機動作。 |
| S98ZKA0253 |
METHOD AND DEVICE FOR SAFEGUARDING A DIGITAL PROCESS DEVICE |
獲證 |
USRCE(RCE) |
發明 |
10/097743 |
7254701 |
2024/12/29 |
700,000 |
Nuvoton |
讓與 |
A method for safeguarding a digital process device having a data storage
slot comprises the steps of: providing a drawable storage device for
storing a start-up code of the digital process device; and processing the
starting code for executing a start-up operation of the digital process
device when the drawable storage device is inserted into the data storage
slot of the digital process device. |
| S98ZKA0254 |
TFT LCD GATE DRIVER CIRCUIT WITH TWO-TRANSISTION OUTPUT LEVEL SHIFTER |
申請中 |
JP |
發明 |
特願2004-302464 |
|
|
590,000 |
Nuvoton |
讓與 |
一種電壓位準轉換電路，適用於液晶顯示面板，包括一第一及第二電源供應器、以及一第一及第二高壓電晶體；第一電源供應器提供第一電壓位準；第一高壓電晶體之閘極耦接第一電源供應器，其第一電極耦接一具有第一電壓位準以及一第二電壓位準的信號，其第二電極耦接一節點；第二電源供應器提供第三電壓位準；第二高壓電晶體之第一電極耦接第二電源供應器，其第二電極耦接節點；當信號為第一電壓位準時，節點之電壓位準約等於第三電壓位準；當信號為第二電壓位準時，節點之電壓位準約等於第二電壓位準。 |
| S98ZKA0255 |
電壓位準轉換電路及轉換方法 |
獲證 |
KR |
發明 |
10-2004-0032098 |
10-0597061 |
2024/5/7 |
690,000 |
Nuvoton |
讓與 |
一種電壓位準轉換電路，適用於液晶顯示面板，包括一第一及第二電源供應器、以及一第一及第二高壓電晶體；第一電源供應器提供第一電壓位準；第一高壓電晶體之閘極耦接第一電源供應器，其第一電極耦接一具有第一電壓位準以及一第二電壓位準的信號，其第二電極耦接一節點；第二電源供應器提供第三電壓位準；第二高壓電晶體之第一電極耦接第二電源供應器，其第二電極耦接節點；當信號為第一電壓位準時，節點之電壓位準約等於第三電壓位準；當信號為第二電壓位準時，節點之電壓位準約等於第二電壓位準。 |
| S98ZKA0256 |
電壓位準轉換電路及轉換方法 |
獲證 |
TW |
發明 |
93120436 |
I265472 |
2024/7/7 |
640,000 |
Nuvoton |
讓與 |
一種電壓位準轉換電路，適用於液晶顯示面板，包括一第一及第二電源供應器、以及一第一及第二高壓電晶體；第一電源供應器提供第一電壓位準；第一高壓電晶體之閘極耦接第一電源供應器，其第一電極耦接一具有第一電壓位準以及一第二電壓位準的信號，其第二電極耦接一節點；第二電源供應器提供第三電壓位準；第二高壓電晶體之第一電極耦接第二電源供應器，其第二電極耦接節點；當信號為第一電壓位準時，節點之電壓位準約等於第三電壓位準；當信號為第二電壓位準時，節點之電壓位準約等於第二電壓位準。 |
| S98ZKA0257 |
TFT LCD Gate Driver Circuit with a 2-Transistor Output Level Shifter |
獲證 |
US |
發明 |
10/819960 |
7002373 |
2024/4/7 |
720,000 |
Nuvoton |
讓與 |
A circuit for converting voltage levels for a liquid crystal display panel that
comprises a signal including a first state of a first voltage level and a second state of a second voltage level,a first power supply providing the first voltage level, a first high-voltage transistor including a gate electrode coupled to the first power supply, a first electrode receiving the signal, and a second electrode coupled to a node, a second power supply providing a third voltage level, and a second high-voltage transistor including a first electrode coupled to the second power supply and a second electrode coupled to the node, wherein a voltage level at the node is pulled to approximately the third voltage level in response to the first state of the signal, and pulled to approximately the second voltage level in response to the second state of the signal. |
| S98ZKA0258 |
轉換電壓位電路以及方法 |
申請中 |
CN |
發明 |
2005100073728.0 |
|
|
520,000 |
Nuvoton |
讓與 |
一種轉換電壓位準電路，包含有一第一電源供應器、一第二電源供應器、一第一電晶體、一第二電晶體以及一電流源。一第一電源供應器，提供一第一電壓位準。一第二電源供應器，提供一第二電壓位準。一第一電晶體，位於該第一及該第二電源供應器之間，該第一電晶體的閘極接收一輸入訊號，其中，該輸入訊號包含有一第一狀態及一第二狀態。一第二電晶體，位於該第一電晶體及該第二電源供應器之間，該第二電晶體的閘極被輸入一偏壓電壓。一電流源，位於該第二電晶體及該第二電源供應器之間，根據該輸入訊號的該第一狀態提供一電流。位於該第二電晶體及該電流源間的一端點的電壓位準會根據該輸入訊號的該第一狀態被拉至一第三電壓位準，且根據該輸入訊號的該第二狀態被拉至該第二電壓位準。 |
| S98ZKA0259 |
轉換電壓位準電路以及方法 |
獲證 |
TW |
發明 |
93141750.0 |
I261970 |
2024/12/30 |
570,000 |
Nuvoton |
讓與 |
一種轉換電壓位準電路，包含有一第一電源供應器、一第二電源供應器、一第一電晶體、一第二電晶體以及一電流源。一第一電源供應器，提供一第一電壓位準。一第二電源供應器，提供一第二電壓位準。一第一電晶體，位於該第一及該第二電源供應器之間，該第一電晶體的閘極接收一輸入訊號，其中，該輸入訊號包含有一第一狀態及一第二狀態。一第二電晶體，位於該第一電晶體及該第二電源供應器之間，該第二電晶體的閘極被輸入一偏壓電壓。一電流源，位於該第二電晶體及該第二電源供應器之間，根據該輸入訊號的該第一狀態提供一電流。位於該第二電晶體及該電流源間的一端點的電壓位準會根據該輸入訊號的該第一狀態被拉至一第三電壓位準，且根據該輸入訊號的該第二狀態被拉至該第二電壓位準。 |
| S98ZKA0260 |
Two-ended Voltage Level Shifter for a TFT-LCD Gate Driver |
獲證 |
US |
發明 |
10/823538 |
7023241 |
2024/4/13 |
650,000 |
Nuvoton |
讓與 |
A circuit for converting voltage levels that comprises a first power supply providing a first voltage level, a second power supply providing a second voltage level, a first transistor formed between the first and second power supplies including a gate electrode for receiving an input signal including a first state and a second state, a second transistor formed between the first transistor and the second power supply including a gate electrode for receiving a bias voltage, and a current source formed between the second transistor and the second power supply providing a current
in response to the first state of the input signal, wherein a voltage level at
a node disposed between the second transistor and the current source is pulled to a third voltage level in response to the first state of the input signal, and pulled to the second voltage level in response to the second state of the input signal. |
| S98ZKA0261 |
脈波寬度調變電源規整器及其電源供應系統 |
獲證 |
TW |
發明 |
92130408.0 |
I225330 |
2023/10/30 |
520,000 |
Nuvoton |
讓與 |
一種電源供應系統，包括具有一或複數個緩啟動電路之一中央控制器，以及一個或複數個脈波寬度調變(PWM)電源規整器。其中每一脈波寬度調變(PWM)電源規整器，藉由一控制信號線連接到每一緩啟動電路。其中該脈波寬度調變(PWM)電源規整器，包括一誤差放大器、一比較電路、一脈波寬度調變(PWM)輸出級、一開關以及一異常狀況偵測電路。本發明之控制信號線中只需要一條信號線用以提供一控制信號，便可達成脈波寬度調變(PWM)電源規整器之控制。因此可以顯著地簡化電源供應系統與脈波寬度調變(PWM)電源規整器之電路設計與控制流程。 |
| S98ZKA0262 |
PULSE WIDTH MODULATION POWER REGULATOR AND POWER SUPPLY SYSTEM THEREOF |
獲證 |
US |
發明 |
10/707445 |
7019500 |
2023/12/14 |
600,000 |
Nuvoton |
讓與 |
A pulse width modulation (PWM) power regulator and a power supply system thereof are disclosed. The power supply system includes a central controller having a soft-starting
circuit and at least one PWM power regulator, wherein the central controller and the PWM power regulator are connected with a control signal wire. The PWM power regulator includes an error amplifier, a comparative circuit, a PWM output stage, a switch and a fault detection circuit. The control signal wire of the invention requires a single control wire to provide a signal for controlling the PWM power regulator. Therefore, the circuit design and the control process of the pulse width
modulation (PWM) power regulator and power supply system thereof can be simplified. |
| S98ZKA0263 |
PULSE WIDTH MODULATION POWER REGULATOR AND POWER SUPPLY SYSTEM THEREOF |
獲證 |
USCA |
發明 |
11/307216 |
7262589 |
2023/12/15 |
600,000 |
Nuvoton |
讓與 |
A pulse width modulation (PWM) power regulator and a power supply system thereof are disclosed. The power supply system includes a central controller having a soft-starting circuit and at least one PWM power regulator, wherein the central controller and the PWM power regulator are connected with a control signal wire. The PWM power regulator includes an error amplifier, a comparative circuit, and a PWM output stage, a switch and a fault detection circuit. The control signal wire of the invention requires a single control wire to provide a signal for controlling the PWM power regulator. Therefore, the circuit design and the control process of the pulse width modulation (PWM) power regulator and power supply system thereof can be simplified. |
| S98ZKA0264 |
更新記憶卡韌體之方法 |
申請中 |
TW |
發明 |
94118855.0 |
|
|
650,000 |
Nuvoton |
讓與 |
|
| S98ZKA0265 |
METHOD FOR UPDATING FRIMWARE OF MEMORY CARD |
申請中 |
US |
發明 |
11/360247 |
|
|
730,000 |
Nuvoton |
讓與 |
|
| S98ZKA0266 |
快閃記憶體區塊內任意頁讀寫的方法 |
申請中 |
TW |
發明 |
95103052.0 |
|
|
660,000 |
Nuvoton |
讓與 |
|
| S98ZKA0267 |
METHOD FOR PAGE RANDOM WRITE AND READ IN BLOCKS OF FLASH MEMORY |
申請中 |
US |
發明 |
11/509663 |
|
|
740,000 |
Nuvoton |
讓與 |
|
| S98ZKA0268 |
具有無電源狀態下仍能顯示剩餘容量及狀態的顯示裝置之記憶卡 |
獲證 |
CN |
新型 |
200620114954.6 |
924800 |
2016/5/15 |
500,000 |
Nuvoton |
讓與 |
一種具有顯示裝置之快閃記憶卡，此快閃記憶卡包括外殼、快閃記憶體、顯示面板以及控制電路。顯示面板配置於外殼表面。控制電路耦接快閃記憶體以及顯示面板。·當此快閃記憶卡連接到讀卡裝置時，控制電路讀取快閃記憶體之資訊並更新顯示面板，當快閃記憶卡與讀卡裝置斷開連接時，顯示面板顯示控制電路所讀取之資訊。 |
| S98ZKA0269 |
具有顯示裝置之快閃記憶卡 |
獲證 |
TW |
新型 |
95208051 |
M299328 |
2016/5/10 |
450,000 |
Nuvoton |
讓與 |
一種具有顯示裝置之快閃記憶卡，此快閃記憶卡包括外殼、快閃記憶體、顯示面板以及控制電路。顯示面板配置於外殼表面。控制電路耦接快閃記憶體以及顯示面板。·當此快閃記憶卡連接到讀卡裝置時，控制電路讀取快閃記憶體之資訊並更新顯示面板，當快閃記憶卡與讀卡裝置斷開連接時，顯示面板顯示控制電路所讀取之資訊。 |
| S98ZKA0270 |
可遞迴執行的8*8DCT/IDCT積體電路處理器 |
獲證 |
CN |
發明 |
94104170 |
55029 |
2014/5/4 |
550,000 |
Nuvoton |
讓與 |
一种可巡回?行的离散余弦??及其逆??集成?路?理器，包括蝴蝶?算?元，?行蝴蝶?算、乘法?元，?行??乘法?算、?助加?法?元，使与上述乘法?元?合，?行前置相加乘法?算或后?相?乘法?算、以及一寄存?元，存取?算?程的中??果；而可巡回?行?回一?ＤＣＴ／ＩＤＣＴ?算，每回一?ＤＣＴ／ＩＤＣＴ?算又巡回?行六?相?的蝴蝶?算和乘法?算，其包括三?蝴蝶?算、一???的乘法?算及?????助加?的乘法?算。 |
| S98ZKA0271 |
用於執行離散餘弦轉換及其逆轉之遞回與行處理方法及裝置 |
獲證 |
CNDIV |
發明 |
97102599.1 |
66027 |
2014/5/5 |
550,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0272 |
Recycling and parallel processing method and apparatus for performing discrete cosine transform and inverse |
獲證 |
PT(EP) |
發明 |
93310487.9 |
EP0660247 |
2013/12/23 |
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0273 |
Recycling and parallel processing method and apparatus for performing discrete cosine transform and inverse |
獲證 |
LU(EP) |
|
|
EP0660247 |
|
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0274 |
Recycling and parallel processing method and apparatus for performing discrete cosine transform and inverse |
獲證 |
ES(EP) |
|
|
EP0660247 |
|
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0275 |
Recycling and parallel processing method and apparatus for performing discrete cosine transform and inverse |
獲證 |
AT(EP) |
|
|
EP0660247 |
|
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0276 |
Recycling and parallel processing method and apparatus for performing discrete cosine transform and inverse |
獲證 |
NL(EP) |
|
|
EP0660247 |
|
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0277 |
Recycling and parallel processing method and apparatus for performing discrete cosine transform and inverse |
獲證 |
MC(EP) |
|
|
EP0660247 |
|
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0278 |
Recycling and parallel processing method and apparatus for performing discrete cosine transform and inverse |
獲證 |
IE(EP) |
|
|
EP0660247 |
|
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0279 |
Recycling and parallel processing method and apparatus for performing discrete cosine transform and inverse |
獲證 |
DK(EP) |
|
|
EP0660247 |
|
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0280 |
Recycling and parallel processing method and apparatus for performing discrete cosine transform and inverse |
獲證 |
CH(EP) |
|
|
EP0660247 |
|
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0281 |
Recycling and parallel processing method and apparatus for performing discrete cosine transform and inverse |
獲證 |
FR(EP) |
|
|
EP0660247 |
|
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0282 |
Recycling and parallel processing method and apparatus for performing discrete cosine transform and inverse |
獲證 |
DE(EP) |
|
|
EP0660247 |
|
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0283 |
Recycling and parallel processing method and apparatus for performing discrete cosine transform and inverse |
獲證 |
GB(EP) |
|
|
EP0660247 |
|
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0284 |
Recycling and parallel processing method and apparatus for performing discrete cosine transform and inverse |
獲證 |
BE(EP) |
|
|
EP0660247 |
|
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0285 |
Recycling and parallel processing method and apparatus for performing discrete cosine transform and inverse |
獲證 |
SE(EP) |
|
|
EP0660247 |
|
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0286 |
Recycling and parallel processing method and apparatus for performing discrete cosine transform and inverse |
獲證 |
IT(EP) |
|
|
EP0660247 |
|
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0287 |
用於執行離散餘弦轉換及其逆轉之遞回與行處理方法及裝置 |
獲證 |
JP |
發明 |
6-21238 |
2662501 |
2014/2/18 |
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0288 |
用於執行離散餘弦轉換及其逆轉之遞回與行處理方法及裝置 |
獲證 |
KR |
發明 |
94-10391 |
126109 |
2014/5/12 |
500,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0289 |
用於執行離散餘弦轉換及其逆轉之遞回與行處理方法及裝置 |
獲證 |
TW |
發明 |
82109811 |
94232 |
2013/11/21 |
390,000 |
Nuvoton |
讓與 |
本發明係提供一種用於執行離散餘弦轉換及其逆轉之遞迴與並行處理方法及裝置，主要包括一蝴蝶運算單元，執行蝴蝶運算、一乘法單元，執行內部乘法運算、一輔助加減法單元，使與上述乘法單元結合，執行前置相加乘法運算或後隨相減乘法運算、以及一具有四端寫入讀出埠的暫存單元，存取運算過程之中間結果；而可遞迴執行兩回一維DCT/IDCT運算，而每回一維DCT/IDCT運算又遞迴執行六輪相間的蝴蝶運算和乘法運算，其中包括三輪蝴蝶運算、一輪內部的乘法運算及兩輪經過輔助加減的乘法運算，分別由上述蝴蝶運算單元與乘法運算單元依管線(Pipelin e)作業的方式平行處理，此一可遞迴執行的處理器能夠大幅縮減積體電路的面積，且符合一般即時處理的需求；另一衍生結構係將上述處理器兩相串聯，兩者以管線作業的方式分別處理一方塊資料之第一及第二回一維DCT/IDCT運算，可提昇一倍處理速度，適合更高位元速率(Bit Rate)的應用環境者。 |
| S98ZKA0290 |
RECYCLING AND PARALLEL PROCESSING METHOD AND APPARATUS FOR PERFORMING
DISCRETE COSINE TRANSFORM AND ITS INVERSE |
獲證 |
US |
發明 |
08/143837 |
5471412 |
2013/10/26 |
470,000 |
Nuvoton |
讓與 |
A discrete cosine transform (DCT) apparatus, capable of generating
one-dimensional and two-dimensional DCT and inverse DCT results, uses
six-stage DCT/IDCT fast algorithms to process a sequence of input data ofan 8.times.8 data block. Each of the different stages of the DCT/IDCT fast algorithms involves a number of butterfly operations, which can be
performed by a butterfly operation unit of the DCT apparatus, or a number
of intrinsic multiplications, a number of post-addition multiplication
operations, or a number of post-multiplication subtraction operations, all
of which can be performed by a multiplication operation unit. A control
unit of the DCT apparatus permits the use of a single butterfly operation
unit and a single multiplication operation unit to perform the different
stages of the DCT/IDCT fast algorithms. The results of each stage of the
DCT/IDCT fast algorithms are stored in a data register unit of the DCT... |
| S98ZKA0291 |
APPARATUS USING MEAN VALUE IMAGE SMOOTHING FOR A TWO-DIMENSIONAL IMAGE
SIGNAL |
獲證 |
US |
發明 |
08/136557 |
5420969 |
2013/10/13 |
370,000 |
Nuvoton |
讓與 |
An image smoothing apparatus includes an image data providing device, an input buffer, a memory control unit, a horizontal mean value computing
device, an intermediate stage memory device, a transverse mean value
computing device, and an output buffer. The input buffer receives two
original pixel data at each time from the image data providing device. One
of the original pixel data is an nth pixel data of a ith column scan line,
while the other one of the original pixel data is an nth pixel data of a
(i+1)th column scan line. The horizontal mean value computing device
receives the original pixel data from the image data providing device via
the input buffer, and generates a smoothed image signal after all of the
original pixel data have been processed. The smoothed image signal from
the horizontal mean value computing device is stored in the intermediate
stage memory device. The transverse mean value computing device receives... |
| S98ZKA0292 |
以對稱編碼實現色彩空間轉換之方法及裝置 |
獲證 |
CN |
發明 |
94101514.9 |
56943 |
2014/2/4 |
500,000 |
Nuvoton |
讓與 |
一种以??????色彩空???的?置，其特征在于以奇函?（ＯＤＤ ＦＵＮＣＴＩＯＮ）??的方式??，?取各色彩分量（ＣＯＭＰＯＮＥＮＴ）的正值或?值???值，使??表得以?半，而在??值?出?回复其原有极性；借此可??自然?色空?Ｒ、Ｇ、Ｂ与?度／色度（ＬＵＭＩＮＡＮＣＥ／ＣＨＲＯＭＩＮ－ ＡＮＣＥ）空?Ｙ、Ｃb、Ｃr?相互??。 |
| S98ZKA0293 |
以對稱編碼實現色彩空間轉換之方法及裝置 |
獲證 |
CNDIV |
發明 |
ZL99123280.1 |
99243 |
2014/2/5 |
500,000 |
Nuvoton |
讓與 |
一种以??????色彩空???的?置，其特征在于以奇函?（ＯＤＤ ＦＵＮＣＴＩＯＮ）??的方式??，?取各色彩分量（ＣＯＭＰＯＮＥＮＴ）的正值或?值???值，使??表得以?半，而在??值?出?回复其原有极性；借此可??自然?色空?Ｒ、Ｇ、Ｂ与?度／色度（ＬＵＭＩＮＡＮＣＥ／ＣＨＲＯＭＩＮ－ ＡＮＣＥ）空?Ｙ、Ｃb、Ｃr?相互??。 |
| S98ZKA0294 |
以對稱編碼實現色彩空間轉換之方法及裝置(Method and apparatus for color space conversion) |
獲證 |
DE(EP) |
發明 |
94302888.6(EP19940302888) |
EP0680223 |
2014/4/22 |
500,000 |
Nuvoton |
讓與 |
本發明係提供一種以對稱編碼實現色彩空間轉換之方法及裝置，其主要特徵在於以奇函數（ODD FUNCTION）對稱的方式編碼，僅取各色彩分量（COMPONENT）之正值或負值為編碼值，使編碼表得以減半，而在該編碼值輸出時回復其原有極性；藉此可實現自然顏色空間R、G、B與輝度／色度（LUMINANCE／CHROMINANCE）空間Y、Cb、Cr兩者相互轉換者。 |
| S98ZKA0295 |
以對稱編碼實現色彩空間轉換之方法及裝置 |
獲證 |
JP |
發明 |
6-122371 |
2828901 |
2014/6/3 |
500,000 |
Nuvoton |
讓與 |
本發明係提供一種以對稱編碼實現色彩空間轉換之方法及裝置，其主要特徵在於以奇函數（ODD FUNCTION）對稱的方式編碼，僅取各色彩分量（COMPONENT）之正值或負值為編碼值，使編碼表得以減半，而在該編碼值輸出時回復其原有極性；藉此可實現自然顏色空間R、G、B與輝度／色度（LUMINANCE／CHROMINANCE）空間Y、Cb、Cr兩者相互轉換者。 |
| S98ZKA0296 |
以對稱編碼實現色彩空間轉換之方法及裝置 |
獲證 |
KR |
發明 |
94-11689 |
126108 |
2014/5/27 |
500,000 |
Nuvoton |
讓與 |
本發明係提供一種以對稱編碼實現色彩空間轉換之方法及裝置，其主要特徵在於以奇函數（ODD FUNCTION）對稱的方式編碼，僅取各色彩分量（COMPONENT）之正值或負值為編碼值，使編碼表得以減半，而在該編碼值輸出時回復其原有極性；藉此可實現自然顏色空間R、G、B與輝度／色度（LUMINANCE／CHROMINANCE）空間Y、Cb、Cr兩者相互轉換者。 |
| S98ZKA0297 |
以對稱編碼實現色彩空間轉換之方法及裝置 |
獲證 |
TW |
發明 |
82111201 |
71658 |
2013/12/29 |
450,000 |
Nuvoton |
讓與 |
本發明係提供一種以對稱編碼實現色彩空間轉換之方法及裝置，其主要特徵在於以奇函數（ODD FUNCTION）對稱的方式編碼，僅取各色彩分量（COMPONENT）之正值或負值為編碼值，使編碼表得以減半，而在該編碼值輸出時回復其原有極性；藉此可實現自然顏色空間R、G、B與輝度／色度（LUMINANCE／CHROMINANCE）空間Y、Cb、Cr兩者相互轉換者。 |
| S98ZKA0298 |
METHOD AND APPARATUS USING SYMMETRICAL CODING LOOK-UP TABLES FOR COLOR
SPACE CONVERSION |
獲證 |
US |
發明 |
08/234426 |
5510852 |
2014/4/27 |
530,000 |
Nuvoton |
讓與 |
A method and apparatus for performing color space conversion between
digitized YCbCr components and digitized RGB components uses a color
lookup table unit which is provided with transformation component values
based on a selected one of two sets of conversions. A plurality of adders
are coupled to the lookup table unit so as to receive the outputs thereof
and generate individual color components of converted space by adding the transformation component values corresponding to each of the individual color components of converted space relative to the color components of original space. |
| S98ZKA0299 |
Digital video decoding system requiring reduced memory space |
獲證 |
GB |
發明 |
9426431.4 |
GB2296618 |
2014/12/30 |
470,000 |
Nuvoton |
讓與 |
一種數位影像解碼系統及方法，主要係為了在高解析度靜態影像解碼時，降低記憶空間之需求，故而減少記憶體數量的方法，該系統具有一解壓縮單元，用以將壓縮影像資料在全動態影像解碼時，還原為還原像素方塊資料及在高解析度靜態影像解碼時，將壓縮影像資料還原為次取樣像素方塊資料；具有一圖框記憶區，用以暫存還原像素方塊資料或次取樣像素方塊資料，以上兩種統稱像素方塊資料，及具一顯示單元，用以將像素方塊資料還原成解壓縮圖框。 |
| S98ZKA0300 |
數值影像解碼系統及方法 |
獲證 |
JP |
發明 |
058302/1995 |
3207071 |
2015/2/10 |
470,000 |
Nuvoton |
讓與 |
一種數位影像解碼系統及方法，主要係為了在高解析度靜態影像解碼時，降低記憶空間之需求，故而減少記憶體數量的方法，該系統具有一解壓縮單元，用以將壓縮影像資料在全動態影像解碼時，還原為還原像素方塊資料及在高解析度靜態影像解碼時，將壓縮影像資料還原為次取樣像素方塊資料；具有一圖框記憶區，用以暫存還原像素方塊資料或次取樣像素方塊資料，以上兩種統稱像素方塊資料，及具一顯示單元，用以將像素方塊資料還原成解壓縮圖框。 |
| S98ZKA0301 |
Digital video decoding system requiring reduced memory space |
獲證 |
KR |
發明 |
10-1995-0000565 |
393382 |
2015/1/14 |
470,000 |
Nuvoton |
讓與 |
一種數位影像解碼系統及方法，主要係為了在高解析度靜態影像解碼時，降低記憶空間之需求，故而減少記憶體數量的方法，該系統具有一解壓縮單元，用以將壓縮影像資料在全動態影像解碼時，還原為還原像素方塊資料及在高解析度靜態影像解碼時，將壓縮影像資料還原為次取樣像素方塊資料；具有一圖框記憶區，用以暫存還原像素方塊資料或次取樣像素方塊資料，以上兩種統稱像素方塊資料，及具一顯示單元，用以將像素方塊資料還原成解壓縮圖框。 |
| S98ZKA0302 |
數位影像解碼系統及方法 |
獲證 |
TW |
發明 |
83109432 |
94091 |
2014/10/11 |
420,000 |
Nuvoton |
讓與 |
一種數位影像解碼系統及方法，主要係為了在高解析度靜態影像解碼時，降低記憶空間之需求，故而減少記憶體數量的方法，該系統具有一解壓縮單元，用以將壓縮影像資料在全動態影像解碼時，還原為還原像素方塊資料及在高解析度靜態影像解碼時，將壓縮影像資料還原為次取樣像素方塊資料；具有一圖框記憶區，用以暫存還原像素方塊資料或次取樣像素方塊資料，以上兩種統稱像素方塊資料，及具一顯示單元，用以將像素方塊資料還原成解壓縮圖框。 |
| S98ZKA0303 |
數位影像格式轉換裝置 |
獲證 |
CN |
發明 |
94116027 |
69202 |
2014/9/25 |
420,000 |
Nuvoton |
讓與 |
|
| S98ZKA0304 |
Apparatus for digital video format conversion |
獲證 |
GB |
發明 |
9419925.4 |
GB2293938 |
2014/10/4 |
420,000 |
Nuvoton |
讓與 |
|
| S98ZKA0305 |
Apparatus for digital video format conversion |
獲證 |
JP |
發明 |
236615/94 |
2731120 |
2014/9/30 |
420,000 |
Nuvoton |
讓與 |
|
| S98ZKA0306 |
Apparatus for digital video format conversion |
獲證 |
KR |
發明 |
94/24842 |
170803 |
2014/9/30 |
420,000 |
Nuvoton |
讓與 |
|
| S98ZKA0307 |
DIGITAL VIDEO FORMAT CONVERSION BY UPSAMPLING DECOMPRESSED DATA USING
ON-THE-FLY INTERPOLATION AND COLOR CONVERSION |
獲證 |
USCPA |
發明 |
08/688725 |
5691746 |
|
520,000 |
Nuvoton |
讓與 |
The present invention is related to an apparatus for digital video format
conversion for a decompressed digital video data outputted from a
decompressor, which includes a video interpolation device processing the
decompressed digital video data by way of on-the-fly interpolating and
filtering procedures to obtain an interpolated and filtered digital video
data, and a color space converter electrically connected to the video
interpolation device for converting the interpolated and filtered digital
video data processed by the on-the-fly interpolating and filtering
procedures from a first color space into a second one to complete the
digital video format conversion. The present apparatus processes the decompressed digital video data by way of on-the-fly interpolating and
filtering procedures and therefore the resolution of an original frame can
be shown on a computer monitor to obtain a good frame quality. In
addition, the p ... |
| S98ZKA0308 |
伸縮視訊並將之重疊於電腦圖形顯示的裝置 |
獲證 |
CN |
發明 |
95106678.1 |
62745 |
2015/5/21 |
510,000 |
Nuvoton |
讓與 |
本發明提出了一種視訊（ Video ）伸縮（ scale ）及與電腦圖形（ Computer Grahics ）影像重疊的裝置。其包含（1）視訊伸縮緩衝器（ Scaling Buffer ），它根據伸縮係數（ Scaling factor ）而放大或縮小；（2）可程式影像重疊控制器（ Programmable Image Overlaying Controller），它使用色彩控制鍵信號（ color key ）和視窗控制鍵信號（ window key ）的方法，共同產生影像重疊的控制信號，而且它提供了可程式的色彩鍵樣式（ pattern ）和視窗的定義區域；（3）自動調整之時序產生器（ Auto Adjusting Timing Generator ），它能參考電腦圖形的水平同步信號，而自動根據視訊顯示所需的點數，產生所需的像素時脈。 |
| S98ZKA0309 |
Scaled video output overlaid onto a computer graphics output |
獲證 |
JP |
發明 |
124089/1995 |
2896103 |
2015/5/23 |
510,000 |
Nuvoton |
讓與 |
本發明提出了一種視訊（ Video ）伸縮（ scale ）及與電腦圖形（ Computer Grahics ）影像重疊的裝置。其包含（1）視訊伸縮緩衝器（ Scaling Buffer ），它根據伸縮係數（ Scaling factor ）而放大或縮小；（2）可程式影像重疊控制器（ Programmable Image Overlaying Controller），它使用色彩控制鍵信號（ color key ）和視窗控制鍵信號（ window key ）的方法，共同產生影像重疊的控制信號，而且它提供了可程式的色彩鍵樣式（ pattern ）和視窗的定義區域；（3）自動調整之時序產生器（ Auto Adjusting Timing Generator ），它能參考電腦圖形的水平同步信號，而自動根據視訊顯示所需的點數，產生所需的像素時脈。 |
| S98ZKA0310 |
Scaled video output overlaid onto a computer graphics output |
獲證 |
KR |
發明 |
95-11029 |
164670 |
2015/5/4 |
510,000 |
Nuvoton |
讓與 |
本發明提出了一種視訊（ Video ）伸縮（ scale ）及與電腦圖形（ Computer Grahics ）影像重疊的裝置。其包含（1）視訊伸縮緩衝器（ Scaling Buffer ），它根據伸縮係數（ Scaling factor ）而放大或縮小；（2）可程式影像重疊控制器（ Programmable Image Overlaying Controller），它使用色彩控制鍵信號（ color key ）和視窗控制鍵信號（ window key ）的方法，共同產生影像重疊的控制信號，而且它提供了可程式的色彩鍵樣式（ pattern ）和視窗的定義區域；（3）自動調整之時序產生器（ Auto Adjusting Timing Generator ），它能參考電腦圖形的水平同步信號，而自動根據視訊顯示所需的點數，產生所需的像素時脈。 |
| S98ZKA0311 |
伸縮視訊並將之重疊於電腦圖形顯示的裝置 |
獲證 |
TW |
發明 |
84104209 |
75353 |
2015/4/27 |
460,000 |
Nuvoton |
讓與 |
本發明提出了一種視訊（ Video ）伸縮（ scale ）及與電腦圖形（ Computer Grahics ）影像重疊的裝置。其包含（1）視訊伸縮緩衝器（ Scaling Buffer ），它根據伸縮係數（ Scaling factor ）而放大或縮小；（2）可程式影像重疊控制器（ Programmable Image Overlaying Controller），它使用色彩控制鍵信號（ color key ）和視窗控制鍵信號（ window key ）的方法，共同產生影像重疊的控制信號，而且它提供了可程式的色彩鍵樣式（ pattern ）和視窗的定義區域；（3）自動調整之時序產生器（ Auto Adjusting Timing Generator ），它能參考電腦圖形的水平同步信號，而自動根據視訊顯示所需的點數，產生所需的像素時脈。 |
| S98ZKA0312 |
Scaled video output overlaid onto a computer graphics output |
獲證 |
US |
發明 |
08/434974 |
5710573 |
2015/5/3 |
540,000 |
Nuvoton |
讓與 |
A display control apparatus is provided to generate a scaled video output
overlaid onto a computer graphics output. The display control apparatus
includes a timing generator, adapted to receive a horizontal
synchronization signal of the computer graphics output and the pixel
number of horizontal scan line of the scaled video output, for generating
a pixel clock of scaled video output and a horizontal lock signal; a
scaling buffer, storing a video digital pixel data and having an output
port generating the scaled video output, responsive to the pixel clock of
scaled video output; an overlay controller, coupled to a controller bus
and receiving an analog pixel data of the computer graphics output and,
responsive to the pixel clock of scaled video output, the horizontal lock
signal and a vertical synchronization signal of the computer graphics
output, for overlaying the scaled video output onto the computer graphics
output. |
| S98ZKA0313 |
掃描時序產生器 |
獲證 |
CN |
發明 |
95105566.6 |
53684 |
2015/5/30 |
400,000 |
Nuvoton |
讓與 |
The invention inputs a single timing clock. Through procedure of mode
setting, the invention generates the required timings corresponding to the
display mode selected. In the invention, a programmable mode register, a
mode decoder, a pixel timing generator, a horizontal timing generator, a
vertical timing generator, a composite timing generator, AND gate,
EXCLUSIVE NOR gate, and a selector are provided. The invention may
generate the required timings for NTSC interlace mode, NTSC non-interlace mode, PAL interlace mode, PAL non-interlace mode, VGA 60 Hz progressive mode and VGA 50 Hz progressive mode. |
| S98ZKA0314 |
掃描時序產生器 |
獲證 |
KR |
新型 |
11481/1995 |
128265 |
2010/5/26 |
200,000 |
Nuvoton |
讓與 |
The invention inputs a single timing clock. Through procedure of mode
setting, the invention generates the required timings corresponding to the display mode selected. In the invention, a programmable mode register, a
mode decoder, a pixel timing generator, a horizontal timing generator, a
vertical timing generator, a composite timing generator, AND gate,
EXCLUSIVE NOR gate, and a selector are provided. The invention may
generate the required timings for NTSC interlace mode, NTSC non-interlace mode, PAL interlace mode, PAL non-interlace mode, VGA 60 Hz progressive mode and VGA 50 Hz progressive mode. |
| S98ZKA0315 |
GENERATOR OF SCAN TIMING OF MULTIPLE INDUSTRIAL STANDARDS |
獲證 |
US |
發明 |
08/445336 |
5486868 |
2015/5/18 |
430,000 |
Nuvoton |
讓與 |
The invention inputs a single timing clock. Through procedure of mode
setting, the invention generates the required timings corresponding to the
display mode selected. In the invention, a programmable mode register, a
mode decoder, a pixel timing generator, a horizontal timing generator, a
vertical timing generator, a composite timing generator, AND gate,
EXCLUSIVE NOR gate, and a selector are provided. The invention may
|
